x
x

FPGA/CPLD文章列表

以IP平台形式将8051微控制器引入FPGA

一直以来,设计人员为迅速发展的市场如消费电子和汽车等开发产品时,都面对严峻的上市时间压力。但是现在,这些严格的时间要求已经转移至其它许多领域,包括嵌入式控制和工业设计。 毋庸置 ...
2010年11月09日 20:32   |  
8051   FPGA   平台   微控制器  

一种基于FPGA的多时钟片上网络研究与设计

在FPGA 上设计一个高性能、灵活的、面积小的通信体系结构是一项巨大的挑战。大多数基于FPGA 的片上网络都是运行在一个单一时钟下。随着FPGA 技术的发展,Xilinx 公司推出了Virtex-4 平台。该平 ...
2010年11月09日 20:31   |  
FPGA   片上   时钟   网络  

一种基于FPGA的彩色图像增强系统的设计

在从图像源到终端显示的过程中,电路噪声、传输损耗等会造成图像质量下降,为了改善显示器的视觉效果,常常需要进行图像增强处理。图像增强处理有很强的针对性,没有统一的评价标准,从一般的图 ...
2010年11月09日 20:31   |  
FPGA   彩色   图像   增强系统  

约束设置与逻辑综合在SoC设计中的应用

介绍了约束设置与逻辑综合在SoC设计中的应用,并以一款SoC芯片ZSU32的设计为例,详细讨论了系统芯片的约束设置与逻辑综合策略。 系统芯片SoC是目前超大规模集成电路设计的发展趋势,其集成度 ...
2010年11月09日 20:30   |  
SoC   逻辑综合   约束设置  

一种基于SoPC的低应变反射波检测系统

信息化、自动化、智能化、高集成度已经成为当今工程技术领域的发展趋势,并广泛应用于各个领域。可编程片上系统(SoPC)技术将中央处理器、内存、I/O接口以及大型可编程数字逻辑单元融合到单块F ...
2010年11月09日 20:30   |  
SoPC   低应变   反射波   检测系统  

H.264/AVC中CAVLC编码器的硬件设计实现

H.264/AVC是ITU-T和ISO联合发布的国际视频压缩标准,比特压缩率分别是MPEG-4、H.263及MPEG-2的39%、49%及64%,是一种高压缩比的新标准。基于内容的自适应可变长编码(CAVLC)是H.264中关键技术 ...
2010年11月09日 20:29   |  
264   AVC   CAVLC   编码器   硬件设计  

一种基于FPGA的温度自动控制系统研究设计

温度控制系统应用广泛,温度是一个重要而普遍的热工参数。常规的温度控制方法是设定一个温度范围,超出设定允许范围即进行温度调控。这种方法实现简单、成本低,但控制效果不理想,控制温度精度 ...
2010年11月09日 20:29   |  
FPGA   温度   自动控制  

一种基于FPGA的栈空间管理器的研究和设计

航空航天、工业控制、汽车电子和核电站建设等领域的高速发展,对嵌入式操作系统实时性的要求越来越高。同时,由于FPGA的集成度和速度的不断提高,使嵌入式操作系统硬件化实现成为发展趋势。硬实 ...
2010年11月09日 20:28   |  
FPGA   管理器   栈空间  

一种基于FPGA的高速通信系统研究与设计

远程通信系统和远程监控系统对信号传输有两方面的要求:一方面要求接口灵活且有较高的数据传输带宽;另一方面要求系统的传输距离远。传统接口如UART,USB,以太网等在传输带宽和传输距离上均无 ...
2010年11月09日 20:28   |  
FPGA   高速   通信系统  

CPLD在嵌入式系统与CAN总线网络通信中的应用

1.引言 可编程逻辑器件PLD(Programmable logic Device)就是由用户进行编程实现所需逻辑功能的数字专用集成电路ASIC。可编程逻辑器件在现代电子工程设计中得到了广泛应用。它是在PAL,GAL ...
2010年11月09日 20:27   |  
CAN   CPLD   嵌入式系统   网络通信   总线  

基于FPGA的SoC和嵌入式系统的远程监控系统

本系统立足于利用Intemet实现核环境信息的远程采集。在实现上,采用了基于SOPC技术的嵌入式解决方案,通过在FPGA中嵌入NioslI软核处理器和所需外设的IP Core(硅知识产权核),然后再配备相应的网 ...
2010年11月09日 20:26   |  
FPGA   SoC   嵌入式系统   远程监控  

FPGA全局时钟资源相关原语及其使用

FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为 ...
2010年11月09日 20:26   |  
FPGA   全局   时钟   原语  

厂商推荐

  • Microchip视频专区
  • EtherCAT®和Microchip LAN925x从站控制器介绍培训教程
  • MPLAB®模拟设计器——在线电源解决方案,加速设计
  • 让您的模拟设计灵感,化为触手可及的现实
  • 深度体验Microchip自动辅助驾驶应用方案——2025巡展开启报名!
  • 贸泽电子(Mouser)专区

本周文章排行榜

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
返回顶部