搜索
手机版
官方微博
微信公众号
登录
|
免费注册
首页
新闻
新品
文章
下载
电路
问答
视频
职场
杂谈
会展
工具
博客
论坛
在线研讨会
技术频道:
单片机/处理器
FPGA
软件/编程
电源技术
模拟电子
PCB设计
测试测量
MEMS
系统设计
无源/分立器件
音频/视频/显示
应用频道:
消费电子
工业/测控
汽车电子
通信/网络
医疗电子
机器人
当前位置:
EEChina首页
›
关键词
›
PLL
关键词: PLL
PLL相关文章
更多>>
Design of CMOS Phase-Locked Loops
PCB短路处的寻找方法
TI最新ADC和PLL下一代高速系统提供更宽的带宽和更低的相位噪声
PLL回路滤波器设计的调整指南
如何使用50MHZ FPGA本身的时钟产生一个 3MHZ 的分时钟
→→ 图解 锁相环(PLL)电路设计与应用 远坂 295页 25.2M ←←
ADI针对下一代射频、微波和毫米波应用推出行业最先进的PLL/VCO解决方案
详细介绍Serdes和CDR以及PLL、VCO的学位论文
锁相环基础 Phase-Lock Basics
台大 刘深渊的PLL讲义
锁相环无法锁定,就该这样处理
锁相环技术(第3版)
锁相环(PLL)电路调试经验
基于FPGA的PLL频率合成器设计
[Razavi]Phase-Locking in High Performance Systems
[Razavi]Monolithic Phase Locked Loops and Clock Recovery Circuits
采用MC145163P构成的输出频率范围为60~70MHz的PLL频率合成器
PLL锁相环资料集锦
分析、优化和消除带VCO的锁相环在高达13.6 GHz处的整数边界杂散
PLL好书: PLL Performance, Simulation and Design
关于我们
-
服务条款
-
使用指南
-
站点地图
-
友情链接
-
联系我们
电子工程网
© 版权所有
京ICP备16069177号
| 京公网安备11010502021702
返回顶部