DDS算法的Verilog 实现 2011-08-15

3.1 DDS 设计要求 用 Verilog HDL 语言实现基于 DDS 技术的余弦信号发生器，其输出位宽为  16bit 。 3.2    ...

(2474)次阅读|(0)个评论

查看更多