<?xml version="1.0" encoding="gbk"?>
<rss version="2.0">
  <channel>
    <title>edadoc2003@电子工程网</title>
    <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518</link>
    <description>电子工程网</description>
    <copyright>Copyright(C) 电子工程网</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Mon, 10 Aug 2026 08:21:22 +0000</lastBuildDate>
    <image>
      <url>https://www.eechina.com/static/image/common/logo_88_31.gif</url>
      <title>电子工程网</title>
      <link>https://www.eechina.com/</link>
    </image>
    <item>
      <title>理工男的设计暴力美学：从任意阶HDI到通孔，成本一降到底</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=299212</link>
      <description><![CDATA[高速先生成员--王辉东   做 PCB 多年，我发现行业普遍存在一个固化思维：工程师遇到层间导通、底层绝缘难题，第一时间就想到盲孔、任意阶 HDI，默认工艺越复杂，方案越可靠。但真正的工科极简设计美学，恰恰是做减法 —— 剥离冗余复杂工序，用成熟基础工艺直击核心需求，高效降本、规避量产风险。  盛夏午后，大师兄请假 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Tue, 04 Aug 2026 02:32:43 +0000</pubDate>
    </item>
    <item>
      <title>高速PCB上下层高速线参考同一个地平面，串扰应该很大吧？</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=299204</link>
      <description><![CDATA[高速先生成员--黄刚  高速信号发展越来越快，无论是PCB设计工程师还是硬件工程师接收到的高速理论也越来越多了，什么趋肤效应，玻纤效应，边缘辐射效应等等，随便都能脱口而出十个八个SI理论。有时候理论学得多本身当然是好事，但是怕就怕在理论越多，做起设计来越畏首畏尾了。Chris最近也比较忙，所以也比较少去深入到设 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Tue, 04 Aug 2026 00:58:41 +0000</pubDate>
    </item>
    <item>
      <title>科学论证：高密度PCB为啥设计5mil左右的线宽“性价比”最高</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=299201</link>
      <description><![CDATA[高速先生成员--黄刚  做过PCB-layout的朋友都知道，在真正进入PCB布局布线之前，往往有一个东西是要首先确定下来的，那就是叠层设计。Chris和很多工程师朋友们聊过天，Chris一来就会问很尖锐的问题，你们的PCB布局布线能力非常厉害，但是你们当中有多少人是自己一手一脚的进行叠层设计的呢？  不能说没有，但是的确占得比 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Mon, 03 Aug 2026 09:54:13 +0000</pubDate>
    </item>
    <item>
      <title>和理论对着干？高速印制电路板PCB线宽不同居然会影响走线延时</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=299197</link>
      <description><![CDATA[高速先生成员--黄刚  考虑到我们高速先生的粉丝还是有相当一部分不做很高速的产品，那今天就不讲高速信号了，甚至这篇文章可以说是和频率没关系，我们来讲讲一个很简单的东东，那就是传输线的延时。此言一出，大家会不会立马大呼简单，传输线延时的公式是一个在SI领域非常入门级的公式，无论是硬件工程师，PCB工程师，测试 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Mon, 03 Aug 2026 08:35:55 +0000</pubDate>
    </item>
    <item>
      <title>高速PCB印制电路板线宽越大，铜箔粗糙度对损耗的影响越……</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=299022</link>
      <description><![CDATA[高速先生成员--姜杰  铜箔粗糙度会影响高速信号的损耗，为什么？  你一定想到了，没错，趋肤效应。说白了就是因为电流流经导体时总是寻求阻抗最小的路径。  信号频率较低时，阻抗主要由回路电阻决定，电流在导体上的分布相对均匀，这也解释了低速信号对于铜箔粗糙度为啥不敏感。  对于频率较高的信号，阻抗则是由回路电感 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Tue, 21 Jul 2026 07:26:05 +0000</pubDate>
    </item>
    <item>
      <title>PCB设计制造“残铜率”知多少，怎么做好控制±5%的阻抗值</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=299021</link>
      <description><![CDATA[高速先生成员--黄刚  随着我司的板厂制程越来越成熟，工艺能力自然也越来越强。目前在阻抗加工精度这块，我们可以非常自信的和大家宣传在非电镀的内层走线可以实现±5%的精度，着实让我们的客户感到满满的幸福，在同样的设计下，在我们板厂加工的板子在阻抗方面的精度更高，也就意味着在我司加工后板子在高速信号性能上裕 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Tue, 21 Jul 2026 03:18:34 +0000</pubDate>
    </item>
    <item>
      <title>Unbelievable！DDR5的地址时钟竟然按差分50欧姆设计</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=298834</link>
      <description><![CDATA[高速先生成员--黄刚  高速先生在过去的10年内，基本上做遍了不同拓扑结构，不同主控芯片，不同颗粒类型的DDR4设计和仿真。从这两年开始，DDR5的仿真慢慢变多了，在从DDR4切换到DDR5的过程中，信号速率翻了一番，从仿真中也发现了很多不同的设计差异点。像地址控制信号增加了ODT、数据DQ信号多了DFE均衡模块，这些都在之前 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Wed, 08 Jul 2026 03:52:50 +0000</pubDate>
    </item>
    <item>
      <title>LPDDR5到底能不能省下仿真费用？？？</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=298693</link>
      <description><![CDATA[高速先生成员--王乐  &nbsp;     &nbsp;  上周我收到了客户的这样一个日常问候，瞬间就倍感亲切，是不是屏幕前的你也有这种疑问，那既然来都来了，咱们就一起唠唠大家都不陌生的LPDDR5。  要是说当代人的审美大多都是病态似地追求“白幼瘦”，那大家看看这真真正正的“白骨精”是不是大家都喜欢的“大美女”；&nbsp; &nbsp ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Fri, 03 Jul 2026 08:01:14 +0000</pubDate>
    </item>
    <item>
      <title>信号调制的“韬定律”：448GBPS该用PAM6还是PAM8？</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=298317</link>
      <description><![CDATA[高速先生成员--周伟  华为高速信号研究团队在DesignCon 2026上发表的论文《PAM6 vs. PAM8 - a Few Considerations more》，对比了448Gps高速信号速率下两种编码技术的优劣，随后2026年5月25日，华为公司董事、半导体业务部总裁何庭波在国际电路与系统研讨会（ISCAS 2026）的主旨演讲中，正式提出了指导半导体产业发展的新 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Mon, 08 Jun 2026 07:06:16 +0000</pubDate>
    </item>
    <item>
      <title>高速PCB一种可以减小串扰的过孔</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=298248</link>
      <description><![CDATA[高速先生成员--姜杰  TX、RX分层布线，怎么分才能有效降低串扰？这里有个邪修小妙招，可遇不可求……  入门级Layout攻城狮知道高速信号的TX/RX需要分层布线。弱弱问一句：为啥TX与RX要分层布线？  众所周知，是为了减少串扰。严谨来讲，TX/RX分层布线的目的是为了减小反向信号之间的串扰，避免TX强信号干扰RX弱信号。想象 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Wed, 03 Jun 2026 01:53:16 +0000</pubDate>
    </item>
    <item>
      <title>单通道100GBPS速率还没做，448GBPS就要来了？</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=298151</link>
      <description><![CDATA[高速先生成员--周伟  一年一度的DesignCon会议早就结束了，本次会议的干货还是很多的，大家都知道DesignCon是全球最权威、规模最大的高速通信与芯片、电路板到系统设计的顶级工程会议，也是全球著名芯片公司、连接器/线缆和PCB厂家的硬件工程师、SI/PI 专家等大拿们的年度盛会，被称为高速互联 / 信号完整性领域的 “超级 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Mon, 25 May 2026 06:42:42 +0000</pubDate>
    </item>
    <item>
      <title>你的高速PCB主板80分，我的接口板80分，配合一起用才60分？</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=298092</link>
      <description><![CDATA[高速先生成员--黄刚  做多了高速信号链路的设计和仿真后，不管协议的林林总总，从结构上分，无非就是两类：要么就是纯板内的高速信号，例如板内的芯片到芯片的高速链路；要么就跨板信号，也就是收发芯片在两个不同的PCB板上，高速信号需要跨板连接。又或许是同一个高速协议的信号，也可能一块PCB板走完和分两块不同的板去 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Tue, 19 May 2026 09:23:01 +0000</pubDate>
    </item>
    <item>
      <title>高速PCB板GSSG结构走线串扰大？ 悄悄“转”一下当场好一倍！</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=298053</link>
      <description><![CDATA[高速先生成员--黄刚  众所周知，对于重要而高速的信号来说肯定要放在PCB的内层去走，确切的说，好的方式是放在GSG的内层去布线。GSG是啥代号？就是地-信号-地嘛，信号层的上下都是完整的地平面，这样才是对信号最好的方案。然而凡事肯定会有例外，GSG层的好处毋庸置疑，但是其实也要付出不小的成本哦。比如如果高速线比较 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Wed, 13 May 2026 06:32:56 +0000</pubDate>
    </item>
    <item>
      <title>厉害不？PCB印制电路板遇到电流密度超标，我第一时间就加铜厚</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=297939</link>
      <description><![CDATA[高速先生成员--黄刚  最近的文章要么就是围绕着高速优化来讲，要么就一直研究加工因素对信号的影响，我懂的，看到大家都有点审美疲劳了是吧。或者另外有一帮朋友们内心都开始抱怨了：我的产品又没那么高速，你们老在讲高速这玩意，没有我的阅读和点赞，怪不得你们的文章阅读量那么低了。Sorry，sorry，高速先生肯定不仅仅 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Wed, 29 Apr 2026 03:05:18 +0000</pubDate>
    </item>
    <item>
      <title>PCB棕化工艺不同，高速信号损耗差老远了！</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=297785</link>
      <description><![CDATA[高速先生成员--黄刚  说起影响高速信号损耗的因素，大家绝对首先想到板材的性能，也就是我们简称的板材DF值，它会直接影响我们的介质损耗，然后就是PCB走线的线宽，因为导体损耗就有它的贡献。当然除了线宽本身影响导体损耗之外，剩下的一部分影响因素就是铜箔的粗糙度了。嗯，铜箔粗糙度，今天的文章主要围绕着它了。当然 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Tue, 21 Apr 2026 09:37:20 +0000</pubDate>
    </item>
    <item>
      <title>遇事不决，PCB电磁绝学</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=297661</link>
      <description><![CDATA[高速先生成员--姜杰  高速先生前段时间分享过一篇文章《谐振威力，不容小觑》，介绍了平面谐振影响信号插损的案例。  细心的粉丝发现一个问题：案例中的器件布局在单板的TOP层，产生谐振的电源平面在L13层，如果说L13层以下的布线层，比如L18及L22层信号过孔穿过谐振腔，受到影响还能理解。  那么，对于背钻后的L9层和L11 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Mon, 13 Apr 2026 06:05:18 +0000</pubDate>
    </item>
    <item>
      <title>PCB别人包地你包地，但别人的隔离度比你好10dB不止</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=297659</link>
      <description><![CDATA[高速先生成员--黄刚  包地设计是一个很大众的设计方法，尤其是在微波射频走线上应用得更是广泛。关于为什么要包地这一点，大家的认知还是非常一致的，那就是为了串扰控制，或者说是隔离度的改善。尤其是在微波射频信号喜欢走在表层的这个场景下，包地的作用的确就更突出了。因为同样的间距下表层的串扰要比内层要差得不少 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Mon, 13 Apr 2026 03:29:58 +0000</pubDate>
    </item>
    <item>
      <title>出货给客户一块残缺的PCB板，客户为什么还要给我们点赞</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=297583</link>
      <description><![CDATA[高速先生成员--王辉东    在电子制造的世界里，有些“伤痕”不是缺陷，而是可靠的勋章。    前几天，料峭春寒，人在江南，去客户现场做技术沟通，茶香氤氲，锡烟未敛，相谈甚欢。    突然客户从一堆崭新板子旁，翻出一块边缘不齐、裹着锡渣的“残板”，轻轻拍在桌上。    “你们产线这是太忙了吧，这废料也敢混进来交货？ ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Wed, 08 Apr 2026 02:25:32 +0000</pubDate>
    </item>
    <item>
      <title>要是我再不说，估计就没人知道电路板“贾凡尼效应”了！</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=297578</link>
      <description><![CDATA[高速先生成员--黄刚  本来以为从事PCB行业是一件很纯粹很简单的事情，没想到就跟语文背书一样，有各种各样的效应和原理要去记。前段时间Chris刚研究完绿油的，本来想回归下老本行，写点偏设计技术类的文章，但是没想到群众的反响如此的热烈，强烈的要求高速先生继续讲点加工和信号相关的东西。Chris这下真的是翻箱倒柜才终 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Tue, 07 Apr 2026 02:19:05 +0000</pubDate>
    </item>
    <item>
      <title>要是我再不说，估计就没人知道电路板“贾凡尼效应”了！</title>
      <link>https://www.eechina.com/home.php?mod=space&amp;uid=114518&amp;do=blog&amp;id=297577</link>
      <description><![CDATA[高速先生成员--黄刚  本来以为从事PCB行业是一件很纯粹很简单的事情，没想到就跟语文背书一样，有各种各样的效应和原理要去记。前段时间Chris刚研究完绿油的，本来想回归下老本行，写点偏设计技术类的文章，但是没想到群众的反响如此的热烈，强烈的要求高速先生继续讲点加工和信号相关的东西。Chris这下真的是翻箱倒柜才终 ...]]></description>
      <author>edadoc2003</author>
      <pubDate>Tue, 07 Apr 2026 02:18:09 +0000</pubDate>
    </item>
  </channel>
</rss>