x
x
查看: 3428|回复: 3

DDR2排版规则

[复制链接]
发表于 2012-4-14 10:48:26 | 显示全部楼层 |阅读模式
1. 8bit  DQ和相应的DQS,DM为一组。同组信号应该有相同的过孔数及长度。2. 蛇形走线的平行部分间距,应该达到线面(信号线同参考面)距离的3—4倍,平行长度尽量短。3. 差分线传输速度比单端线快,所以可适当走长些。4. 信号组间的间距要大于组内信号之间的间距,DQS和DQ之间,及各信号与CLK之间的间距要适当增加。5. 参考平面要完整连续。6. DQS要加下拉电阻,DQS#要加上拉电阻。阻值在400---500欧姆,尽量靠控制端放置。7. 建议所有信号线上串电阻,以减小反射。8. DQS和DQS#  要放在本组内信号的中间。
发表于 2012-4-17 15:38:14 | 显示全部楼层
支持。。。。。。
发表于 2013-5-5 08:53:57 | 显示全部楼层
受教育了!!!!!!!!!!!!!!!!!!!!!!
谢谢.jpg
发表于 2015-2-4 12:00:44 | 显示全部楼层
支持一下
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表