Cadence宣布扩大与三星晶圆代工合作：签署多年期IP协议
发布时间：2025-6-18 09:05
发布者：eechina
|
电子设计自动化（EDA）与半导体IP解决方案领导者Cadence（楷登电子）今日宣布，已与三星晶圆代工（Samsung Foundry）达成一项新的多年期合作协议，进一步深化双方在先进制程节点上的技术协作。此次合作将Cadence的存储器和接口IP解决方案引入三星的SF4X、SF5A和SF2P等先进工艺节点，旨在为AI数据中心、汽车电子及下一代射频连接应用提供高性能、低功耗的芯片设计支持。 扩展IP组合，赋能先进制程 根据协议，Cadence将在三星的SF4X、SF5A和SF2P工艺节点上提供全面的存储器和接口IP产品组合，包括： SF4X：支持LPDDR6/5x-14.4G、GDDR7-36G、DDR5-9600、PCIe 6.0/5.0/CXL 3.2、UCIe-SP 32G及10G多协议PHY（USB3.x、DP-TX、PCIe 3.0和SGMII）等高速接口，满足AI/HPC和数据中心的高带宽需求。 SF5A：专为汽车应用优化的LPDDR5X-8533 PHY IP，提升高级驾驶辅助系统（ADAS）的可靠性和能效。 SF2P：新增32G PCIe 5.0 PHY，强化AI芯片的互连性能。 此外，双方已完成模拟电路IP从4nm向2nm工艺的迁移，并针对2nm节点进行设计优化和认证支持，为未来超低功耗芯片奠定基础。 
AI驱动设计+3D-IC全流程优化 Cadence将利用其AI驱动的设计解决方案（如Voltus InsightAI和Innovus实施系统）与三星的SF4X、SF4U和SF2P工艺结合，帮助客户缩短设计周期，提升芯片性能。双方还针对3D-IC技术进行了全面的全流程电源完整性分析，采用Cadence Integrity 3D-IC平台，优化硅通孔（TSV）布局和功耗效率，确保高性能芯片在堆叠设计中的可靠性。 三星电子代工设计技术团队副总裁SangYun Kim表示：“与Cadence的合作使我们的客户能够在3D-IC设计中实现最佳PPA（功率、性能、面积），同时利用三星先进工艺节点的优势。” |
网友评论