TI多核DSP SoC架构提升性能5倍,简化通信设计

发布时间:2010-2-23 11:28    发布者:嵌入式公社
关键词: dsp , SoC , 架构 , 通信 , 性能
德州仪器 (TI) 宣布推出一款基于 TI 多核数字信号处理器 (DSP) 的新型片上系统 (SoC) 架构,该架构在业界性能最高的 CPU 中同时集成了定点和浮点功能。TI 全新的多内核 SoC 运行频率高达 1.2GHz,引擎性能高达 256 GMACS 和 128 GFLOPS,与市场中现有的解决方案相比,能够实现 5 倍的性能提升,从而可为厂商加速无线基站、媒体网关以及视频基础架构设备等基础局端产品的开发提供通用平台。

主要特性与优势:
•    创新型 SoC 架构中的多个高性能 DSP 可实现高达 1.2GHz 的工作频率;
•    每个 DSP 内核均集成定点与浮点处理功能,完美地结合了易用性和无与伦比的信号处理性能;
•    性能稳健的工具套件、专用软件库和平台软件有助于缩短开发周期,提高调试与分析的效率;
•    与其他 SoC 相比,每个内核的 DMA 能力增强 5 倍、存储器容量提高 2 倍,能够确保为客户提供高度稳健的应用性能;
•    丰富的产品系列包括了各种器件,如适用于无线基站的四核器件,以及适用于媒体网关与网络应用的八核器件;
•    TI 多核导航器 (Multicore Navigator) 支持内核与存储器存取之间的直接通信,从而解放外设存取,充分释放多核性能;
•    片上交换架构——TeraNet 2 的速度高达每秒 2 兆兆位,可为所有 SoC 组成部分提供高带宽和低时延互连;
•    多核共享存储器控制器可加快片上及外接存储器存取速度;
•    高性能 1 层、2 层与网络协处理器。

新型的多内核产品系列预计将于 2010 年下半年开始提供样片。
本文地址:https://www.eechina.com/thread-8425-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表