台积电有望于年底前将3D芯片堆叠技术投入实用

2011年07月06日 13:07    Liming
关键词: 3D芯片 , 堆叠技术 , 台积电
据台湾对外贸易发展协会(TAITRA)透露,芯片业代工巨头台积电公司可望于今年年底前推出业内首款采用3D芯片堆叠技术的半导体芯片产品。Intel 则曾于今年五月份表示,他们将于今年年底前开始量产结合了三门晶体管技术(台积电计划14nm节点启用类似的Finfet技术)的芯片产品。而台积电这次推出采用3D芯片堆叠技术半导体芯片产品的时间点则与其非常靠近。

dryiceboy_054849815299975.jpg




与其它半导体厂商一样,台积电也一直在开发以穿硅互联技术(TSV)为核心的3D芯片堆叠技术。不过需要说明的是,这种技术与Intel的三门晶体管技术存在很大的区别,以TSV为核心的3D芯片堆叠技术主要在芯片的互联层做文章,通过在互联层中采用TSV技术来将各块芯片连接在一起,以达到缩小芯片总占地面积,减小芯片间信号传输距离的目的。而三门晶体管技术则是从芯片的核心部分--晶体管内部结构上进行改革。

不过,在增加芯片单位面积内的晶体管密度方面,3D芯片堆叠技术和三门晶体管技术均能起到正面的影响作用。

根据TAITRA的报道,3D芯片堆叠技术可以将芯片的晶体管密度等效增加到最大1000倍左右的水平,而且芯片的能耗则可降低50%左右。

TAITRA还引用了台积电研发部门高级副总裁蒋尚义的话称,台积电一直都在与芯片封装商,以及芯片自动化设计软件开发商就改善3D芯片堆叠技术的实用性方面进行紧密合作。
欢迎分享本文,转载请保留出处:http://www.eechina.com/thread-70535-1-1.html     【打印本页】
您需要登录后才可以发表评论 登录 | 立即注册

相关文章

厂商推荐

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
回顶部