高性能双通道DDS芯片AD9958及其应用

发布时间:2011-3-4 22:02    发布者:1770309616
关键词: AD9958 , DDS芯片 , 双通道
AD9958是美国AD公司采用先进的DDS技术生产的高性能频率合成器,它能产生双通道250 MHz的模拟正弦波。现介绍了AD9958的基本特点和引脚功能,分析了其内部结构和工作原理,给出了AD9958在PLL及数字调制系统中的应用方案。

0 引言

AD9958是Analog Devices公司生产的一款高性能、动态特性优异、可双路输出的DDS器件,每路可单独控制频率,相位/幅度。这种灵活性可用于校正信号之间由滤波、放大等模拟处理或PCB布局失配而引起的不平衡问题。由于两个通道共享一个公共系统时钟,因此它们具有固有的同步性,可支持多个设备的同步。AD9958内部集成了10 bit的输出幅度控制,内部工作频率高达500 MHz,使其可产生最高频率为250MHz的双路信号。其内部有许多用于控制输出信号参数的控制寄存器,具有32位频率调整分辨率、14位相位失调分辨率、10位输出幅度可缩放分辨率,有增强数据吞吐率的串行SPI口。可工作于多种模式,支持单频信号模式(single-tone)、调制模式(modulation mode)、线性扫频模式(linearsweep)以及混合信号模式。可以执行高达16阶的频率、相位或幅度调制(FSK、PSK、ASK)。

1 AD9958的结构

AD9958的串行I/O端口可支持多种配置,提供了极大的灵活性。与ADI公司以往DDS产品中提供的SPI工作模式类似,串行I/O端口提供SPI兼容工作模式。四个数据引脚(SDIO_0/SDIO_1/SDIO_2/SDIO_3)对应串行I/O的四种可编程模式,从而提供了高灵活性。

AD9958采用高级DDS技术,可在低功耗下提供高性能。这款器件集成了两个具有卓越宽带和窄带SFDR性能的高速10bitDAC。每个通道均具有专用的32bit频率调谐字、14bit相位偏移和10bit输出比例乘法器。DAC输出以电源电压为参考源,必须经由电阻或AVDD中心抽头变压器连接到AVDD。每个DAC均具有各自的可编程基准源,用于实现每个通道不同的满量程电流。当使用REF_CLK作为输入,并由DAC提供输出时,这款DDS可用作高分辨率分频器。两个通道共用REF_CLK输入源,REF_CLK输入源可被直接驱动,或与高达最大值500MSPS的内置REF_CLK乘法器(PLL)配合使用。 PLL倍增因数的可编程范围为4~20,步进为整数。REF_CLK输入还具有振荡电路,可将外部晶振用作REF_CLK源,晶振的频率必须在20 MHz与30 MHz之间,晶振可与REF_CLK乘法器配合使用。

AD9958采用节省空间的56引脚LFCSP封装。DDS内核(AVDD和DVDD引脚)采用1.8 V电源供电。数字I/O接口(sPI)在3.3 V电压下工作,并需要将DVDD_I/O引脚(引脚49)连接至3.3 V电压。AD9958可在-40℃~+85℃的工业温度范围内工作。

无标题4.bmp

AD9958的内部结构如图1所示,主要特性如下:
*两个500 MSPS同步DDS通道
*所有通道之间独立的频率/相位/幅度控制
*频率、相位和幅度变化时的延时匹配
*卓越的通道间隔离
*线性频率/相位/幅度扫描功能
*高达16阶频率/相位/幅度调制(引脚选择)
*内置两个10 bit数模转换器(DAC)
其主要应用在以下几方面:
*捷变本振(ALO)频率合成
*相控阵雷达/声纳
*仪器仪表
*同步时钟
*用于AOTF(声光可调滤波器)的RF源
*单边带抑制载波
*正交通信

2 引脚说明

AD9958采用56脚LFCSP封装,其引脚图如图2所示,其主要引脚功能如下:

无标题3.bmp

SYNC_IN:同步多片AD9958的输入信号,使用时与主器件AD9958的SYNC_OUT相连;
SYNC_OUT:同步多片AD9958的输出信号,使用时与从器件AD9958的SYNC_IN相连;
MASTER_RESET:复位引脚,高电平有效;
PWR_DWN_CTL:电源掉电控制引脚;
CH0_IOUT、CH1_IOUT:通道0、1输出端,无需上拉电阻,输出范围可达AVDD;
CH0_IOUT、CH1_IOUT:通道0、1互补输出端,无需上拉电阻,输出范围可达AVDD;
DAC_RSET:DAC复位端,为DAC创建参考电流,通过一个1.91 kΩ的电阻接至AGND端;
REF_CLK、REF_CLK:参考时钟或晶振输入端;
CLK_MODE_SEL:振荡器模式控制引脚,为1时使能振荡器为REF_CLK源,为0时不使能;
LOOP_FILTER:与锁相环环路滤波器的零点补偿电路连接,此引脚与AVDD间串接一个0 Ω电阻和680pF电容
P0,P1,P2,P3:调制数据引脚;
I/O_UPDATE:I/O口更新寄存器控制端,此引脚上升沿数据从串口缓冲器送入寄存器。
:片选端,低电平有效,允许多芯片共用SPI总线
SCLK:I/O口读写时的串行数据时钟输入端,上升沿写操作,下降沿读操作;
SDIO_0:专用串行I/O口引脚;
SDIO_1,SDIO_2,SDIO_3:用作串行I/O口引脚或初始化DAC输出幅度增减量控制引脚;
SYNC_CLK:同步时钟输出引脚,为系统时钟的4分频。

3 AD9958串口特点及工作模式

AD9958的串口提高了多种配置,其SPI模式与早期的DDS产品的操作模式兼容。4个串行数据引脚(SDIO_0,SDIO_1,SDIO_2,SDIO_3)具有很高的灵活性,可提供4种可编程的串口操作模式,1位串行2线模式、1位串行3线模式、2位串行模式、4位串行模式。表1为4种模式的引脚配置表。

无标题2.bmp

4个串行数据引脚中SDIO_1,SDIO_2,SDIO_3还可提供10位的输出振幅增减量。另外,SDIO_3还可用来提供SYNC_I/O功能,用以再同步串口控制器输出适当时序。AD9958的SCLK的最高频率是200 MHz,而4个串口数据引脚能进一步提高数据吞吐量,可达到800 Mbps。AD9958的串口操作是建立在寄存器级别上的,也就是说串口控制器能识别被访问的寄存器字节地址。在串行操作包括指令周期和通信周期,一般先传送指令周期,指令周期对应于SCLK的前8个上升沿,其对应的指令字(8比特)包含了以下信息:

1.bmp

D7位为R/W位,用于确定指令字后的操作是读还是写,高电平为读,低电平为写;D6、D5位为无关位;D4~D0位对应于A4~A0,表示随后的通信周期被访问的寄存器地址。
图3为1位串行2线模式和2位串行模式的写时序图。

无标题0.bmp

4 AD9958在PLL及调制系统中的应用

AD9958具有良好的频率分辨率和快速、连续的变频能力,AD9958的单频信号模式(single-tone)可应用在PLL系统中,如图4所示,AD95 10作为相位比较器,与环路滤波器及压控振荡器以及AD9958和低通滤波器共同构成一种PLL系统,在PLL系统中AD9958使输出具有精确的频率。

无标题.bmp

调制信号有较强的抗干扰作用,同时对相邻信道的信号干扰也较小。并具有解调方便且易于集成等优点,因此数字调制信号系统广泛应用于现代通信设备中。在数字调制中,由于受频率精确度、稳定度和范围等因素的制约,提高调制方式中的FM速度是难点,用高性能DDS芯片AD9958可以很好的解决这个问题。AD9958具有良好的频率分辨率和快速、连续的变频能力,其工作在调制模式(modulation mode)下,能实现高速数字调频,数字调制系统图如图5所示。系统中MCU可使用DSP或高速单片机如ADuC841等,MCU作为控制电路,向AD9958发送命令字,AD99 58产生所需频率的正弦或调制信号,经低通滤波器后输出。

5 结束语

高性能可双路输出的DDS器件AD9958动态特性优异,每路可单独控制频率,相位/幅度,其串口通信有多种模式,内部工作频率高达500 MHz,可工作于多种模式,支持单频信号模式(single-tone)、调制模式(moolulation mode)、线性扫频模式(linearsweep)以及混合信号模式,具有很高的精确性和灵活性,可广泛应用于数字调制系统及混合信号系统的设计之中。
本文地址:https://www.eechina.com/thread-57177-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表