玩转Zynq连载17——新建Vivado工程

发布时间:2019-8-23 11:25    发布者:rousong1989
玩转Zynq连载17——新建Vivado工程
更多资料共享
腾讯微云链接:https://share.weiyun.com/5s6bA0s
百度网盘链接:https://pan.baidu.com/s/1XTQtP5LZAedkCwQtllAEyw
提取码:ld9c
1.jpg
腾讯微云链接:https://share.weiyun.com/5s6bA0s
百度网盘链接:https://pan.baidu.com/s/1XTQtP5LZAedkCwQtllAEyw
提取码:ld9c
1 新建Vivado工程
         在本节,我们一起来动手使用Vivado创建一个FPGA工程。
         首先,我们在电脑的硬盘中创建一个名为“project”的文件夹,注意这个文件夹所在的路径名称中不要有任何的中文和符号(下划线除外),即以数字和字母为主,例如笔者的路径为“D:\myfpga\Zstar\project”。
         打开Vivado,进入主界面后,如图所示,我们点击“Creat New Project”图标来新建一个工程。 2.jpg
         如图所示,出现提示界面,点击“Next”按钮继续。 3.jpg
         如图所示,输入工程名(Project name)和工程存放路径(Project location),Create project subdirectory选项用于选择是否在已经设定的工程存放路径中再创建一个和工程名同名称的文件夹用于存放当前工程(本实例没有勾选它,意味着最终工程存放路径是E:/myfpga/Zstar/project/zstar_ex01)。
         如图所示,勾选RTL Project,然后点击Next继续下一步。 4.jpg
         如图所示,在Add Sources页面中,若有已经编写好的VerilogVHDL代码源文件,可以添加点击+进行添加;若没有,直接点击Next到下一步。 5.jpg
         如图所示,Add Existing IP页面也一样,若没有已经设计好的IP文件需要添加,则继续Next进入下一步。 6.jpg
         如图所示,若有约束文件也可以添加进来,没有就继续Next进入下一步。 9.jpg
         如图所示,选择xc7z010clg400-3为当前工程的FPGA器件型号。
最后会弹出如图所示的New Project Summary界面,将前面设定的所有工程信息罗列出来,便于核对,我们点击Finish完成工程的创建。
10.jpg
2 Vivado工程界面一览
         此时,如图所示,Vivado的工程主界面呈现到我们眼前了。 11.jpg
         并且如图所示,在文件夹“project/zstar_ex01”下,自动产生了一些工程文件。 12.jpg
         恭喜你,Vivado工程新建完毕。
2.jpg
3.jpg
4.jpg
5.jpg
6.jpg
7.jpg
8.jpg
9.jpg
1.jpg
7.jpg
8.jpg
本文地址:https://www.eechina.com/thread-567647-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表