Cadence培训初级班

发布时间:2009-11-17 11:15    发布者:stst158
关键词: cadence , 初级 , 培训
热线:021-51875830 62450161 0755-61280252
传真:021-62450161
业务手机:15921673576
详情请访问网站:http://www.51qianru.cn
课程目标
        Cadence培训初级班主要为您介绍从原理图输入到印刷电路板光绘制造文件输出的全线PCB设计流程,通过讲课及上机练习相结合的方式完成Cadence的原理图工具Concept- HDL、PCB工具Allegro以及相应的建库工具的使用方法的系统培训。通过培训学员可掌握先进的Cadence PCB设计流程,完成PCB设计。

    培养对象
        从事硬件开发的所有人员,以及具有一定基础的高年级本科生或者硕、博士研究生。

    班级规模及环境
        为了保证培训效果,增加互动环节,我们坚持小班授课,每期报名人数限5人,多余人员安排到下一期进行。

    质量保障
        1、培训过程中,如有部分内容理解不透或消化不好,可免费在以后培训班中重听;
        2、培训结束后免费提供一个月的技术支持,充分保证培训后出效果;
        3、培训合格学员可享受免费推荐就业机会。

    时间地点
上课地点:华东师范大学/银城大厦(上海市,地铁3号线或4号线金沙江路站旁)
  
               
上课地点:地址:深圳市罗湖区桂园路2号电影大厦A座2205
                                  (地铁一号线大剧院站D出口旁,桂园路和解放路交叉口,近地王大厦)
    热线:0755-61280252 25912501
     传真:0755-25912501
      邮编:518001
     信箱:qianru2@hotmail.com
       客服QQ:812773398
最近开班有周末班/连续班/晚班
    学时和费用
        ★课时: 共9天,总计72学时;
        ◆外地学员:代理安排食宿(需提前预定)
        ☆合格学员免费颁发相关资格证书,提升您的职业资质
        作为最早专注于嵌入式培训的专业机构,曙海嵌入式学院提供的证书得到本行业的广泛认
        可,学员的能力得到大家的认同。
        ☆合格学员免费推荐工作  
    课程进度安排
课程大纲
第一阶段

1 Concept HDL基本设计流程
    Concept HDL Basic Board Design Flow
2 设计输入 Design Entry
    2.1 Project Setup
    2.2 Editing a Schematic - Part Libraries, Adding Parts, Adding Wires,Naming Wires
    2.3 Concept Error Checking
    2.4 Design Libraries
    2.5 Working with Groups
    2.6 Copying, Adding, Inserting, and Moving PagesDeleting Pages
    2.7 The CheckPlus Tool
    2.8 Cross Referencing Signals
    2.9 Plotting the Schematic
    2.10 Part Tables
    2.11 Packaging
    2.12 Bill of Materials

3 从原理图到PCB:PackageXL 工具使用
    3.1 Introduction to Board Layout
    3.2 Mainstream Board Design
    3.3 Design Synchronization
    3.4 Netlist Files
    3.5 Export Physical
4 层次化设计 Hierarchical Design
    4.1 Components of a Hierarchical Block
    4.2 Creating Hierarchical Block Symbols
    4.3 Top-Down Design

第二阶段

5 PCB设计准备:Allegro环境、规则设置、PCB布局布线
    5.1 Allegro User Interface
    5.2 Managing the Allegro Work Environment
    5.3 Padstack Designer
    5.4 Component Symbols
    5.5 Board Design Files
    5.6 Importing Logic Information into Allegro
    5.7 Setting Design Constraints
    5.8 Component Placement
    5.9 Routing and Glossing

6 建立元件库 PCB Librarian Expert
    6.1 Design Processes and Library Models
    6.2 Setting Up a Build Area
    6.3 The Symbol View
    6.4 The Chips View
    6.5 The Part Table View
    6.6 The Simulation View
    6.7 Testing the Part
    6.8 Creating a Split Part
    6.9 Importing Text Files

第三阶段

7 PCB数据后处理:覆铜、生产加工数据输出
    7.1 Copper Areas and Positive or Negative Planes
    7.2 Preparing for Post Processing
    7.3 Renaming Reference Designators
    7.4 Backannotation

    7.5 Creating Silkscreens
    7.6 Creating Checkplots
    7.7 Generating Artwork
    7.8 The Aperture File
    7.9 Film Control
    7.10 Generating Gerber Files
    7.11 Creating Fabrication Drawings
    7.12 Generating an NC Drill File
    7.13 Creating the Parameters File
    7.14 Creating Assembly Drawings
本文地址:https://www.eechina.com/thread-5444-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表