cpld fpga中的io口问题?

xclfang · 发表于 2011-2-10 16:49:14

在设计中，用到一组90个数字量的输入输出，选择一片144管脚的CPLD，但是不用的IO口我应该怎么处理？
请高手指点 .

ncchengang · 发表于 2011-2-16 14:01:23

在q2里设置引脚状态为你自己想要的状态，接地或悬空

cxyjoe · 发表于 2011-2-17 11:26:56

接地或者高阻

iwei1900 · 发表于 2011-2-20 17:27:44

学习中……

bailj · 发表于 2011-2-21 00:08:30

未使用的管脚可以设置为上拉、下拉、高阻。
具体的是：如果是xilinx的，右键单击Generate Programming File，选property，在cofigration options项中，设置Unused IOB Pins即可（pullup pulldown float三种设置）
如果是altera的，在setting对话框中，选device项，在右侧按device and pin options
按钮，选unused pins项，里面的选项要比xilinx的多，但大体是上拉、下拉、高阻等。
我一般在工程中都选高阻。即ise中用float，quatus中tristate input
注意这些未用的管脚和电路板其他信号是否有链接关系，如果有就要考虑其电平状态了。

xclfang · 发表于 2011-2-21 17:16:46

在QII中将不用的IO口设置为三态就可以了。。

txmilan · 发表于 2011-3-9 21:00:37

学习了

lelee007 · 发表于 2011-3-10 12:39:28

不用的pin最好设置成高阻，这样比上拉下拉都保险

lilxc · 发表于 2011-3-24 09:34:59

设置成三态，或者输入,软件里面有选项

lingli · 发表于 2011-3-25 22:11:44

学习下

oliviagx · 发表于 2013-3-19 16:49:33

学习下

[提问] cpld fpga中的io口问题?