AccelerComm与Achronix实现5G极化码与Speedcore eFPGA集成来支持客户5G方案快速上市

发布时间:2018年03月29日 10:03    作者:eechina
关键词: 极化码 , Achronix , eMBB , eFPGA
Achronix半导体公司日前宣布,AccelerComm专利申请中的极化码(Polar Code)已经被移植到Achronix的FPGA产品组合中,从而支持客户实现更快速的产品上市,并为使用New Radio新无线的5G增强移动宽带(eMBB)技术方案提供客制化服务。AccelerComm的IP已经被集成到ACE设计工具中,以用于Achronix的SpeedcoreTM 嵌入式FPGA(eFPGA)技术。

极性前向纠错(Forward Error Correction,FEC)码被用于高性能5G系统中的控制通道。AccelerComm的极化码解决方案基于一种独特的存储架构,可在正确的时间将正确的信息传送给正确的处理单元,从而改善硬件效率、功率效率和延迟性。随着这款IP适用于Achronix Speedcore eFPGA阵列结构,可实现比其它可选的、基于软件的方法更低的功耗和更高的吞吐量。在搭载了eFPGA的特定用途集成电路(ASIC)或系统级芯片(SoC)中实例化极化码IP,可使集成化解决方案具有最小的通信延迟和最低的功耗。

“我们非常高兴能够与AccelerComm合作,来进一步丰富Achronix的合作伙伴计划,”Achronix产品规划和业务发展高级总监Mike Fitton说道。“通过在我们的eFPGA中将AccelerComm行业领先的极化码实现实例化,能够支持搭载了Speedcore eFPGA的ASIC和SoC通过更新来支持全新标准。我们看到,对新需求和新兴标准进行灵活再编程的能力,将成为高性价比的部署5G的基本条件。”

Achronix和AccelerComm将继续为未来的5G版本开发解决方案。“5G标准需要创新性的开发活动,特别是需要开发超可靠、低延迟通信和大规模机器类通信所需的新特性。”AccelerComm董事长兼代理首席执行官Tom Cronk评论道。“5G Release 16规范中的这些新元素要求面向新出现的波形和新编码进行创新。AccelerComm在IP工程中的卓越表现加上Achronix灵活的硬件加速产品组合,可为客户提供一种强大的手段来支持永不过时的通信基础设施部署。”
欢迎分享本文,转载请保留出处:http://www.eechina.com/thread-524043-1-1.html     【打印本页】
您需要登录后才可以发表评论 登录 | 立即注册

相关文章

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
回顶部