勇敢的芯伴你玩转Altera FPGA连载41:基于仿真的第一个工程实例之Verilog源码文件创建

发布时间:2018-1-17 10:07    发布者:rousong1989
勇敢的芯伴你玩转Altera FPGA连载41:基于仿真的第一个工程实例之Verilog源码文件创建
特权同学,版权所有
配套例程和更多资料下载链接:
http://pan.baidu.com/s/1i5LMUUD
1.jpg
下面我们就来创建工程顶层文件,我们可以点击菜单栏的“FileàNew…”,然后弹出如图6.6所示的新建文件窗口,在这里我们可以选择各种需要的设计文件格式。可以作为工程顶层设计文件的格式主要在Design Files类别下,我们选择VerilogHDL File(或者VHDL File)并单击OK完成文件创建。
2.jpg
图6.6 新建Verilog文件
         紧接着住Notepad++主编辑窗口弹出了新建的Verilog文件,快捷键Ctrl+S或点击“FileàSave”后则会弹出一个对话框提示输入文件名和保存路径,默认文件名会和我们所命名的module名相一致,默认路径保存在当前工程文件夹下的source_code目录(这个目录也是需要新建的)下。

本文地址:https://www.eechina.com/thread-522320-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表