FPGA模块划分技巧

2017年12月04日 16:12    chop147
关键词: FPGA , verliog , altera , Xilinx

学习至简设计法,学会模块设计和模块划分技巧。

模块划分技巧非常重要,好的模块结构,能极大地精简各模块的结构,从而能用最少的代码实现所需的功能;使各模块顺畅运行,保证系统更加稳定。大家深有体会的就是ISO和安卓系统,虽然任何手机功能都可以在两者系统上实现,但ISO的稳定性、效率远超过了安卓,这可以归功于ISO良好的系统结构。可以说模块划分更考究人的智慧,中国人至今没有设计出好的芯片结构,华为海思的架构师基本上都是国外的专家来担任。

明德扬至简设计法讲述如何进行模块划分,列出了非常多的实用技巧。

1. 讲述了模块之间连接的常用信号。一般模块之间就通过这些信号来连接,读者定义模块信号时基本上套上这几个信号就可以了,也不用再去烦信号的命名问题。

2. 对于FPGA内部模块,讲述了模块之间数据交互的几种模式和应用场景。读者可以按照项目情况选择合适的模式来使用。

3. FPGA经常与外设通信,至简设计法也讲述了与外设连接时,FPGA模块标准,如一般可分为接口模块和命令模块。接口模块负责时序,命令模块负责发布命令。

4. 对于复杂的、内部有寄存器的外设。至简设计述定义了模块标准,方便调试和使用的同时,也减少了出错的可能。

明德扬研究出来的至简设计法,综合考虑了调试、使用和降错机率,要让每个学员都能设计出最优秀的代码。


欢迎分享本文,转载请保留出处:http://www.eechina.com/thread-520423-1-1.html     【打印本页】
您需要登录后才可以发表评论 登录 | 立即注册

相关文章

相关视频演示

厂商推荐

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
回顶部