一种基于APA300的创新型FPGA实验板设计

发布时间：2010-11-9 20:39 发布者：techshare

基于Actel公司Flash型FPGA芯片APA300设计并实现一款创新型FPGA实验板。该实验板包括2片互通的APA300、丰富的外围设备和常用外部设备端口，还提供与外部电路连接的扩展接口，能够开展多种创新性实验，并可作为科学预研的平台。在详细介绍了实验板各部分的实现原理和电路连接图后，给出了实验板的两个典型创新性实验示例：协处理器密码机和MP3播放器。

21世纪的教育是开放、创新的教育，其主要目标是培养具有创新能力的高素质人才。因此，创新是教育、尤其是高等教育的灵魂。然而由于现有FPGA实验平台大多功能固定、可扩展性差、便携性差，不方便学生进行自主设计、自我创新。本文基于APA300设计并实现了一款成本低、功能强、可扩展性好、便携性好的创新型FPGA实验板，可方便学生开展多种创新型实验，进行自主创新的探究性学习，能充分调动学生的主观能动性，激发学习兴趣，增强学生的创新实践能力，同时该实验板还可作为科学预研的平台。

1 FPGA器件的选用

FPGA器件选用Actel公司基于Flash开关编程的ProASIC plus系列芯片APA300。该器件采用0.22 μｍ、4层金属工艺制造，包含30万门系统门，有72 Kbit内嵌式RAM资源，编程信息存储在Flash可编程逻辑开关中，具有低功耗、高密度、非易失性、可重复编程、不需要专门的编程芯片等特点，同时由于其元胞阵列结构类似于门阵列，具有与ASIC设计方案从物理上的易转换特征，所以被广泛应用于消费电子产品、工业控制、航空电子、通信技术领域，性能可完全满足高校FPGA教学和中规模数字系统设计要求，而且其开发软件Libero易学易用。

2 实验板的设计与实现

实验板总体结构框图如图1所示。实验板主要包括2片APA300、数字量输入、LED显示、七段数码管显示、RS232串行接口、并行接口、蜂鸣器及其驱动电路、多路时钟信号源和高频信号源以及电源和复位电路。为使开发板使用灵活方便，还提供了能与外部扩展电路相连的扩展接口，并通过并行总线和状态控制线实现2片APA300的互连。

2.1 APA300电路

为便于开展创新性实验和满足外围电路对IO数目的要求，实验板选用2片PQFP208封装形式的APA300芯片，它们之间通过16 bit并行接口相连。除并行接口外，2芯片间还添加了状态控制线，即硬件握手信号线/START、/DONE，可加快相互通信的速率。常用的功能模块与芯片U1相连，扩展接口与芯片U2相连。APA300电路连接图如图2所示。

2.2 数字量输入和显示输出电路

2.2.1 数字量输入电路

实验板上共有12个输入开关，最多可向APA300提供12路数字量输入，可完全满足中规模数字电路设计要求。为了使输入电平状态清晰美观，12路输入均带有LED电平指示，同时设有滤波及保护电路，单路数字量输入的电路原理图如图3(a)所示。

2.2.2 显示输出电路

显示输出电路由两部分组成：

(1)16路发光二极管用来显示APA300的输出电平,其中发光二极管配有红、黄、绿3色,以满足彩灯控制、交通信号灯控制类电路设计的需要。16路发光二极管由2片74HC244驱动，每片驱动8路，单路发光二极管显示电路原理图如图3(b)所示；

(2)6 bit七段数码管用来显示BCD码数字量输出,以满足数字钟、测频计类电路设计的需要。七段数码管显示电路原理图如图3(c)所示。七段数码管选用带小数点显示的共阴极半导体数码管BS201A，显示信号由2片74LS07驱动。6 bit七段数码管采用动态扫描显示，由片选CS1"CS6动态选择，CS1"CS6高电平有效，任何时刻只有一位片选有效。

2.3 RS232串行接口

RS232串行接口电路原理图如图4所示，通过DB9串行插座与外部串口相连，RS232电平信号经电平转换芯片MAX232转换成TTL电平后与APA300通信。

2.4 多路时钟源和高频信号源

多路时钟源和高频信号源电路原理图如图5所示。多路时钟信号由集成晶体振荡分频器CD4060提供，该芯片配以32768Hz的晶体，可产生多路时钟信号。高频信号源由33MHz有源晶振提供。

2.5 电源和复位电路

开发板采用三端可调整流稳压电源LT1085，所以实验板对电源要求很低，任何交直流电源只要满足输出电压为9 V"12 V，输出电流不小于500 mA即可使用。APA300内部工作电压接2.5 V电源，外部IO电压接3.3 V电源。开发板同时设有复位按键电路，复位信号/RESET低电平有效。

2.6 扩展接口

扩展接口为60针的双列直插接口,外部扩展电路可很方便地与实验板相连。

3 典型创新性实验示例

3.1主协处理器实验：协处理器密码机

在复杂的系统中，系统处理器不仅要完成整个系统快速、精确的控制，还要处理一些复杂且耗时较长的任务，这势必会增加处理器的负担，降低系统性能。为解决这种问题，人们引入了协处理器的概念。将复杂且耗时较长的任务交给一协处理器去处理，协处理器处理完后通知主处理器，从而减轻主处理器的负担，缩短主处理器的运行周期，同时还能为增强某些功能创造条件。因此协处理器是一种与主处理器协同工作、辅助其完成特定计算任务的专用处理芯片或器件。随着电子类产品功能的日益增强，运算日趋复杂，复杂的数值处理更加频繁，协处理器被广泛应用于消费类产品、工业生产和国防建设。

本实验板上有2片通过16 bit并行接口互连的APA300，可开展主协处理器实验。用本实验板开展协处理器密码机实验的逻辑连接示意图如图6所示，将连有丰富电路资源的APA300(1)作为主处理器，将APA300(2)作为密码算法协处理器。主处理器主要负责接口通信、加解密信息的预处理、输入输出FIFO的管理、以及加解密状态、模式的控制。协处理器实现密码算法，对主处理器通过并行接口送入的数据进行加解密，并把加解密结果回送给主处理器。这样主协处理器分工合作，完成对计算机数据的加解密，从而可实现协处理器密码机。

3.2 扩展实验：MP3播放器

实验板提供了与外部扩展电路相连的扩展接口，使用者可以自己动手设计扩展电路板，从而设计出自己喜欢的FPGA实验。MP3播放器扩展实验逻辑连接示意图如图7所示,扩展板主要包括MP3解码器模块MAS3507D、D/A转换器模块DAC3550A、Flash存储器模块SST25VF128C、用户接口、LCD显示模块和并行接口等。扩展板通过扩展接口与本实验板相连，由APA300(2)编程实现对扩展板的控制，完成歌曲的并行接口下载、歌曲文件及歌曲地址信息的Flash存储、MP3数据流的解码、MP3数据流的数模转换以及FPGA各模块之间的协同工作，从而最终实现MP3播放器的各项功能，播放出悦耳动听的音乐。