高成本效益的实用系统方法 - 解决QFN-mr BiCMOS器件单元测试电源电流失效问题
发布时间：2017-3-2 15:59
发布者：eechina
|
作者： Antonio R. Sumagpang Jr. Francis Ann B. Llana Ernani D. Padilla 意法半导体卡兰巴工厂封装制造部 摘要 本文探讨一套解决芯片单元级电测试过程电源电流失效问题的方法。当采用QFN-MR(四边扁平无引线–多排引脚封装)的BiCMOS (双极互补金属氧化物半导体)芯片进入量产预备期时，电源电流失效是一个进退维谷的制造难题。 本文介绍了数种不同的失效分析方法，例如，数据分析、实验设计(DOE)、流程图分析、统计辅助分析和标杆分析，这些分析方法对确定问题的根源有很大的帮助，然后使用统计工程工具逐步滤除可变因素。 本项目找到了电流失效问题的根源，并采用了相应的解决措施，使电源电流失效发生率大幅降低，与主要竞争对手旗鼓相当。最终，这个项目只通过优化公司内部资源，就提高了封装测试总体良率，而没有增加额外制造成本。 这些改进措施还提高了产品质量，降低了客户投诉质量问题的风险。在全部解决措施落实到位后，随着量产成功，该项目节省制造成本38.25万美元。 下载全文： 
高成本效益的实用系统方法解决QFN-mr BiCMOS器件单元测试电源电流失效问题.pdf
(2.25 MB)
|
网友评论