迎合三重播放业务时代需要的基础局端DSP
发布时间：2010-10-12 14:37
发布者：conniede
|
语音/数据/媒体网络的兴起要求高性能与高速 IO 完美结合。本文将探讨如何选择可满足上述要求的 DSP，为引导系统提供低成本解决方案。 多媒体内容随着总流量的增长而变得日益丰富，这为设备制造商带来了前所未有的工程设计挑战与机遇。他们必须制造出新一代能够处理持续急速上升的汇聚流量的设备，该汇聚流量基本不同于过去主导基础局端设计范例的语音与数据流量。 这种变革是上个世纪 70 年代计算机革命以来的多重趋势引发的： * 从纯语音流量到语音与数据流量的转变。这一趋势在数十年前就已开始了，现在仍在继续。 * 多媒体流量，特别是流媒体，加入现有的语音与数据流量。电信营运商转向提供语音、视频与数据服务的“三重播放业务”可充分证实这一发展趋势。 * 从固定地址服务到家庭服务再到移动服务的演进。有线基础局端中从语音到数据再到媒体的演讲现在正在无线领域悄然进行。 * 上述前三个趋势推动了另一趋势的发展：从电路交换传输到基于数据包的传输的演进，特别是对因特网协议 (IP) 流量。 在语音通信时代，电信信号处理无非是回声消除、数据调制解调器的线路调节以及在交换电路上进行数据调制/解调的信号处理。目前，用来进行音频、视频和数据流量的数字编码/解码以及压缩/解压缩的算法就有数十种之多。简言之，电信基础局端不仅仅是要处理更多的数据，而且要实现信号处理量的指数级增长以实时处理大量数据。 显而易见，要实现信号处理量的指数级增长需要大幅提高性能。方法一是仅加快数字信号处理器 (DSP) 的时钟速度。但这种解决方案不是长久之计，主要原因如下：首先，芯片时钟速度有限;其次，流量负载呈指数级而非线性增长，即使在最高时钟速度下，也将很快无法满足性能要求。另一个基本问题是基础局端设备采用机架安装，对尺寸和散热都有严格的要求。在机架尺寸不变(缩小尺寸除外)的情况下，就是高时钟速度带来的高散热最终也会使仅提高时钟速度这一方法不可行。将来，电路板性能的提升会受到其功耗预算、楼宇的使用年限与位置以及安装基础局端设备的机架等的限制。 1 提高性能 电信设计工程师面临着一个巨大的挑战。他们必须在更小的板级空间内提供更出色的性能、增加通道密度、处理日益多样化的媒体阵列，并同时保持通信的灵活性与低成本特性。 为应对这些挑战，我们一直在改进 DSP。从芯片设计人员的角度来说，这意味着要将上述趋势转化为特定的 IC 特性与架构。 同时实现高性能与低功耗目标的最佳战略方案是在低电压芯片上采用优化的处理引擎及高效 I/O 处理尽可能多的数据。 处理不断增多的原始数据量要求极高的性能与高效的片上数据传输能力。从架构上讲，这可通过交换中心资源 (SCR) 连接处理元件(DPS CPU、DSP 外设、协处理器加速器以及内部存储器)得以实现，即具有主从单元的纵横制架构。德州仪器 (TI) TMS320C6455 DSP 采用的就是这种架构(见图1)。  图 1 TMS320C645x 器件结构图 SCR左边的任一主单元均可直接与SCR右边的从单元相连。主单元包括DSP的CPU、串行高速IO (SRIO)、四个传输控制器(TC)以及连接将三个主外设(PCI、HPI与EMAC)的连接至SCR的纵横制端口。从单元包括DSP存储器、DDR存储器接口、Turbo协处理器 (TCP)、Viterbi 协处理器(VCP)以及将多个外设连接至 SCR 的纵横制端口。 这种架构既快速又高效，因为 SCR 使主从单元之间实现了真正的同时数据传输。例如，PCI 至 DDR EMIF 的连接独立于 PCI 166 至 DSP CPU 的连接。数据完全是并行传输。当多个主单元访问同一个从单元时，SCR 执行判优。同时系统设计人员可以通过对主单元的优先级别进行编程来施加某些控制。 2 架构要求 在执行算法时，CPU 与存储器之间的指令和数据传输至关重要。在如图 2 所示的 TMS320C6455 DSP 存储器系统中，可通过使用 256 位宽的数据总线并在 CPU 与存储器之间的内部直接存储器存取 (DMA) 架构上创建两层高速缓存来优化数据传输。  图 2 TMS320C64x+ 内部存储器 另一个架构要求是高效片上处理引擎。一种高效的方法是集成片上协处理器，以加速要求高性能的特定功能。例如，MS320C6455 DSP 就集成了 Viterbi 协处理器 (VCP) 与 Turbo 协处理器 (TCP)，如图 1 所示。 片上处理工作完成后，开发人员仍需将大量数据从芯片传输至电路板上，最终传输到电信传输介质上。显然应选择高速 IO，但考虑到上述的异构架构，确定哪种 处理方法最佳就会变得复杂。 最佳解决方案是为片内板级接口提供多种高性能 IO 接口。SRIO 是异构多处理器器件间通信的最佳选择，因为其高吞吐消息传递方案可实现 95% 的带宽利用率(4x 串行双向链路可达 10 Gb/s)。 当然，外部存储器传输最好采用 32 位 DDR2 存储器控制器;同样，连接片外器件最好采用 66 MHz PCI 总线;处理板上或板外 IP 流量的最好选择 1 Gb/s 以太网媒体接入控制器 (EMAC);电信专用的通用测试与操作 PHY 接口则可充分满足 ATM (UTOPIA 2) 连接的需求。 虽然 DSP 处理能力随着具有更强并行能力以及其它高级特性的新架构的推出而显著提高，但电路板设计人员还可通过将多个 DSP 高效集成到单个电路板来获取更明显的改善。使用 SRIO 快速连接大大简化了这项工作，因为从 DSP 软件的角度来看，DSP 之间的数据流处理与单个 DSP 内的数据流处理并没有很大的差异。 3 板级性能 在传统系统中，语音与数据流量是分开的，这导致了效率低下。随着时间或其它一些影响流量配置的参数的变化，可能会出现处理能力与带宽的闲置。利用新一代架构，设计人员能够设计出在单个器件上更高效处理所有流量的系统。 这种融合解决方案的范例之一是 Surf 公司的 SurfRider 产品系列。该产品系列针对可优化的低成本电路板提供软硬件，以满足特定系统流量要求。 SurfRider/AMC 可在单个电路板上集成多达 8 个 DSP，并可实现高达 10Gb/s 吞吐能力。在单个高级电信计算架构 (ATCA) 或 MicroTCA 机架上可安装 8 个电路板。 4 发展无止境 通过在 DSP 内部增加并行处理功能，并使用 DSP、片外存储器及其它组件之间的超高速互联，芯片设计人员可设计出新一代基础局端电路板和网关系统。这些系统使电信营运商不仅能够同时提供三重播放业务服务，而且还可灵活适应流量类型和负载的变化。 发展永无止境。过去数年的进展令人难忘，不过不会止步于此。一些新的设计战略已相当明了，如：集成更多片上协处理器和增加并行设计。但芯片和电路板设计人员也认识到嵌入多个 DSP 的电路板的成本仍然不菲。 在单个芯片上集成多个 DSP 内核的做法正在悄然兴起。除了成本低于多个独立封装的 DSP 外，多核 DSP 还具有其它优势。共享内存的多个内核可以在较低时钟频率和电压下运行，以降低每通道的功耗。这对多通道分组语音流量 (packetized voice traffic) 尤其适用，因为其要求的处理能力和内存带宽低于视频要求。 多核还为蜂窝基础设施以及正在兴起的 WiMAX 应用领域带来了独特机遇。这是因为无线传输需要先进的 OFDM 调制解调器。这类调制解调器的工作负载不仅要求多核 DSP 以更高速度运行(1GHz，而VoIP MP为 500MHz)，而且还要求出色的硬件加速能力并具备如 Turbocore和 Viterbi 这样的协处理器。功耗限制也会降低每芯片的内核数量。 随着电信行业迈入三重播放业务时代，其面临着几年前可能还无法解决的工程设计挑战。对性能的要求无疑会继续提高，但设计人员增强创新型 DSP 芯片性能的能力会随着多核和基于 DSP 的 SoC 的兴起而提高，使 DSP 能够解决以前在系统性能、功耗、灵活性以及单通道价格等方面的难题。 |
网友评论