设计创新，IP先行
发布时间：2010-9-26 11:56
发布者：看门狗
关键词：
创新
|
作者：邵乐峰 2010年是集成电路行业的景气年份，也是中国IC设计公司从65nm向45/40nm过渡的年份。不少公司开始设计上千万门、65nm或以下工艺的高档SOC芯片，购买专业IP公司的成熟IP用于自己项目也逐渐被接受，IP在中国市场需求越来越大。那么，IP在新一代IC设计创新当中到底扮演者怎样的角色？本刊就此话题对相关厂商进行了采访。 技术挑战日益凸显 “在 45/40nm工艺节点下，动态和静态漏电流迅速攀升，很多之前的IP也不能再使用，IC设计企业面临来自设计方法学与可制造性两个方面的挑战。”华虹 NEC市场副总裁高峰解释说，“因此，一个综合工艺技术、器件模型、制造技术与设计思想与设计工具全面升级的设计方法学是需要IC设计业连同 Foundry、IP/EDA厂商共同解决的。” 上述观点得到了Cadence公司系统及SoC实现产品管理部主管Michal Siwinski的认同。他表示，随着工艺尺寸的缩小，模拟所有可能的工艺(光刻、CMP和随机的工艺变异)、温度和电压组合(PVT)变化是很困难的，这就需要诞生新的分析工具。而另一个难题则来自于混合信号的集成。“将模拟IP与所生成的混合信号IC验证集成非常困难，很可能成为65nm以下工艺的主要瓶颈。”Michal Siwinski说。 创意电子(Global Unichip)市场处处长黄克勤则表示，先进工艺带来的挑战不止局限于技术方面，经济规模、风险管控、即时上市等方面的考虑也同样重要。而如果单就技术层面来看，如何及时获得可使用的IP以及确保芯片设计一次性成功，将是设计公司面临的最主要挑战。“举例来说，DTV controller的芯片已经嵌入许多介面控制IP，例如USB、Ethernet、HDMI、SATA、PCI express、LVDS、Video/Audio In/Out、Antenna/RF controller和DDR memory access等，要使所有上面所有的IP都运作无误，会是个很头痛的问题。” 
IP设计思路与流程的改变 由于电荷泄露和DFM(可制造性设计)成为关键，更多的客户倾向于采用经过验证的IP模块。高峰认为，代工厂需要提供DFM设计的平台和大量模型，芯片设计与制造工艺的结合越来越紧密，也促使客户更愿意购买成熟的IP来降低设计风险，这包括模拟、RF、存储和数字IP以及验证IP。 “随着公司进行更多的IP整合，很明显在IP上每花1元人民币将在整合上花费5元人民币，其中验证为最大的成本因素之一。对于更先进的节点，IP整合将比原始的IP创建更加重要，公司必须将重心放到真正差异化的领域并从其它来源获取非差异化的设计。”Michal Siwinski说，“设计过程本身的扩展将需要远超过RTL，以有助于硬件/软件的协同设计和协同验证、高级芯片规划、高阶合成以及快速和完整的功能验证。” Tensilica公司亚太区总监黄啓弘则将公司的应对策略定位于以使用方便、小型化、可配置的DSP处理器来替代 RTL设计。“应用可配置处理器技术，SOC设计团队可以开发自己独特的指令集，并为点对点数据通信定义‘端口’和‘队列’接口，因此许多RTL状态机都可以用专用小型DSP内核来替代，这些DSP具有更高灵活性且往往通过软件升级就可以支持更多‘未来的技术标准’。” 为了降低设计流程缺陷和人为失误造成的故障风险，概伦电子(Proplus)公司董事长刘志宏认为，设计签收(SIGN-OFF)的彻底验证是关键。“因此，必须建立一个完整的解决方案，拥有DFM功能、硅精准、SIGN-OFF流程，且具有最快周转时间周期和可管理的性能和良率之间的平衡。”但他也同时提醒说，升级或复用已购买的IP同样也会带来签收整体设计时的附加成本和风险。相对而言，自主设计具有更多的适应性和灵活性。但IP的特征化和管理系统往往是要求先行建立的，这对小型、初创公司将是一个额外的挑战。 黄克勤则将主要设计流程的变化分成可印性 (Printability)、差异性(Variation)和复杂性(Complexity)。他指出，45/40nm以下的半导体元件表现不同于成熟技术元件。许多的二阶效应影响元件的特性甚大，包含LOD (Length Of Diffusion) effect、WPE (Well Proximity Effect)、OCV (On-Chip Variation)等等。为了掌控这些深次微米的效应，设计工程师必须要确认晶圆厂所提供的设计套件正确地将上述物理效应完整描述。与此同时，由于 65nm制程以下SOC产品的复杂度呈指数上升，逻辑设计和物理布局工程师紧密合作将成为设计服务产业中的关键。 “在SoC 设计中，由于数字电路设计的可重复使用性，每次更新只需几个月的设计时间就可以完成。但对于模拟/混合信号设计来说，很大程度上仍然是全部定制。除了成本耗时、易于出错之外，也不易于将现有的设计轻松地移植到新的代工厂或新的工艺过程/技术节点。”S2C董事长陈睦仁对模拟/混合IP给予了更多关注，“即使在SoC中，模拟部分的电路仅占一小部分，但却是影响产品正式上市的重要关键。” 如何有效利用IP降低技术门槛 通过对中国近百家Fabless设计公司统计调查显示，2009年国内 Fabless设计公司获取IP的主要渠道虽然还是境外IP供应商(35%)，但从本土Foundry / IP供应商处获取IP已渐成主流，约占40%，尤其包括从Foundry获取的Foundry自有及第三方IP。 随着工艺节点的不断演进，产业链的垂直分工趋势愈加明显。高峰对此的建议是，Fabless公司更应该走整合设计的产品开发之路，更专注于产品规格制定与核心逻辑、关键算法的开发，其余部分则以整合第三方IP实现。以HH-NEC为例，其每一工艺都有相应的设计平台支持，并且针对细分产品领域提供包括从标准单元库、 8/32位CPU核、嵌入式非挥发性存储器(Flash/EEPROM) IP以及周边模拟IP等到FPGA验证平台在内的完整平台解决方案。 而创意电子则在高速介面IP发展方面不遗余力，如TSMC 40nm SATA2/SAS、PCI-E Gen2、XAUI、10G SERDES、USB3.0等。“IP随插即用一直是个遥不可及的梦想。作为一个IC设计服务公司，我们不局限于IP的大量采购以降低成本，而且也将过去 IP整合经验带入量产阶段。GUC在今年前七个月已经完成五个40nm项目，这让客户风险大为降低。”黄克勤介绍说。 发展模拟IP和数模混合IP是SMIC考虑的重点。目前，SMIC已经开发储备了超过100个IP(包括标准单元库、USB 2.0、HDMI、DDR2/DDR3和自行开发的PLL、ADC、I/O)，这些IP的验证本身就考虑了DFM等新工艺特有的一些技术指标。 ARM 中国区总经理兼销售副总裁吴雄昂以其物理IP高性能优化包(High Performance Optimization Package)为例，讲述了在高端工艺转化过程中，该优化包如何涵盖ARM低漏电、高性能的逻辑库，包括有专为Cortex-A5处理器设计的多通道设计和优化的存储器单元，以及通过使用Multi-Vt和过载实施技术，能够获得进一步的性能优势。 “对于任何新的工艺节点，我们远在其商业化前就开始和代工厂开发测试芯片，并将任何所需的改变融入IC设计工具中，并提供所需的帮助。”可见，Cadence将关注目光更多的投向了与客户和代工厂的紧密合作。据悉，Cadence现在已有了面向32/28nm节点的工具。此外，还提供VCAD（virtual integrated computer aided design）服务，该服务提供turn-key的设计环境，一种安全的协作基础架构以及专家级帮助。 与市场上的其他IP解决方案不同，所有采用Tensilica可配置处理器的设计都会得到技术保护。黄啓弘解释说，“因为可配置内核都有独特的指令集和工具链，除非把包括软件和硬件的整个设计团队挖走，在不知晓其独有配置文件的情况下，试图窃取、复制或滥用tensilica DSP或微控制器内核几乎是不可能的。” 中国IP市场的热点和机会在哪里？ CSIP数据显示，中国2008年IP市场只有5610万美元，仅为全球市场的2.8%。而在2010年，中国IP市场将达到2.47亿美元，占全球市场规模的6%，年均增长率高达44.9%，远超过全球IP市场18.3%的增长率。 高峰分析认为，从国内IC设计公司的产品来看，主要的IP应用领域集中在数字音视频、移动和无线通信、汽车电子、信息家电、信息安全和3C融合。IP交易领域则主要集中在三个领域：一是开发难度较大和应用复杂的高端CPU和DSP核；二是标准的高速总线接口IP(USB接口、PCI Express)；三是高端模拟IP(PLL、ADC)。上述三类IP需求将占到总需求的一半以上。 “随着政府扶植三网融合、3G/4G、数字电视等产业的力度加大，除了CPU外，高速串型接口IP，如HDMI、USB3.0、SATA、PCIE 以及多媒体相关IP，如Audio/Video Processor、Graphic Processor等都是值得关注的项目。”黄克勤说，“除了IP的需求，IC设计服务也会愈来愈受倚重。系统厂商外包IC设计的趋势会愈来愈明显，不擅长后端芯片设计和生产服务的IC设计公司也会对外寻求专业的协助，这对IC设计服务公司是一个很好的机会。” SMIC、 ARM以及S2C等公司在接受本刊采访时也都认为，目前IP市场机会将主要会集中在处理器(32位CPU)/DSP等高端内核IP，新型及传统工业标准接口类IP如USB3.0、SATA III、USB2.0、DDR 2/3; 模拟及数模混合信号类IP(PLL，ADC/DAC，codec等），再有就是存储器类IP(OTP、1T-SRAM、2T-SRAM）及一些专用IP，并且今明两年这种局面还将继续。 |
网友评论