ARM硬件设计:复位引脚和复位期间采样引脚

发布时间:2010-9-13 13:47    发布者:techshare
关键词: arm , 采样引脚 , 复位引脚 , 硬件设计
NRST输入引脚

NRST引脚用于主系统复位。它为低时复位所有内部设备寄存器,ARM内核的程序计数器和JTAG/ICE端口。在系统引导时他采样BMS和NTRI引脚。NRST必须被保持到提供给微控制器的电源稳定和依照外部振荡器的启动时间。

在释放NRST引脚前必须保持0电平至少10个时钟周期以便能够正确的采样BMS和NTRI引脚。

复位期间采样的引脚

1.引导模式选择引脚(BMS)

P25/BMS输入引脚在NRST引脚的上升沿采样。这个引脚使ARM7TDMI内核从他的内部闪存,或连接到EBI的片选0(NCS0)的一个或多个闪存开始读取指令。一旦BMS引脚在复位期间被采样完毕并且处理器正确初始化,P25/BMS引脚能够作为通用I/O引脚。

依赖于BMS引脚的电平,能够选择引导用存储器数据总线宽度的选择,8位或16位。具体请参见数据手册。

2.三态输入引脚

为了调试的方便,AT91X40X系列提供了一个三态模式。这能够从目标板连接仿真探头到应用板。在三态模式,所有AT91X40X系列微控制器的输出驱动引脚均被禁止。对于基于闪存的AT91FR40X系列微控制器,三态模式使编程器像对待ATMEL闪存一样对待微控制器。

当用户不使用AT91系列的三态模式时,在复位期间NTRI引脚必须通过一个400KR的电阻上拉。注意,NTRI引脚复用为I/O线P21和USART1的TXD1引脚。如果此引脚连接到一个内部包含400KR电阻的标准RS232驱动器,则不需要上拉电阻。详细参见RS232驱动器。
本文地址:https://www.eechina.com/thread-26418-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表