利用MRAM技术实现工作频率达400MHz的非易失性逻辑电路

2009年08月25日 12:08    比尔盖
关键词: MRAM , 技术 , 逻辑电路 , 频率 , 易失性
NEC开发出实现零待机功耗SoC所需的关键技术——“非易失性磁性触发器(MFF)”。该技术可以大幅降低数字消费类设备及便携设备的待机功耗,如可使普通的蓝光/DVD录像机的待机功耗降至原来的几十分之一。

  MFF通过采用MRAM(磁性存储器)技术实现了具有非易失性的逻辑电路。如果用MFF替代SoC内的逻辑电路,并用MRAM替代SoC内的 SRAM,那么就可以实现整个芯片的非易失化。而且,这不会影响芯片的性能,在制造工艺上也只需在芯片的布线层之间插入磁性物质层。

  由于采用了MRAM技术,所以可擦写次数没有限制,并且也可以支持先进工艺技术所需的1V以下的低电压。这些特性都是其它非易失性触发器技术所没有的,所以,MRAM技术有很广阔的应用前景。NEC的目标是在几年内使用MFF技术试制出零待机功耗的SoC。

  这种SoC将能够非常精确地控制电源的开/关。例如,当用户按下电脑键盘时,电脑便可瞬间启动,操作完成之后再关断电源。如果设备能以用户感觉不到的非常高的速度执行这些操作,那么即使是人们在使用设备时,其功耗也可以大幅降低。

降低待机功耗

  随着显示屏尺寸及联网时间的持续增加,数字消费类设备的功耗也在持续增大。根据日本资源能源厅的统计,消费类行业中能源消耗的增长趋势明显,如何降低设备的功耗是当务之急。此外,对于便携设备来说,由于其电池使用时间关系着产品的竞争力,所以降低功耗也刻不容缓。

  在这种情况之下,各开发机构纷纷开始进行相关研究,以期开发出各种以低功耗为卖点的设备,如当检测到房间内没有人时就关断电源的液晶电视、采用高效率无线功率放大器的低功耗便携设备等。

  从数字消费类设备及便携设备等的使用状况来看,大多数时间内,它们均处于待机模式下。所以,要实现低功耗的设备,降低待机功耗是非常重要的。在待机模式下还在消耗功率的代表性器件就是设备的核心部件——SoC。

  普通液晶电视具有两种待机模式:快速启动模式及低功耗模式。快速启动模式虽然能够缩短电视的启动时间,但必须对SoC等器件进行常时供电。在该模式下,那些最新的电视产品(40英寸)的功耗也要达到约15W。而低功耗模式会关断包括SoC在内的电子元器件的电源,所以功耗能够降到0.1W左右,但是,从电视再次启动到屏幕显示画面大概需要花费几秒钟的时间。对于无需显示的蓝光/DVD录像机来说,快速启动模式与低功耗模式下的功耗差主要是SoC的功耗,在普通产品里,差距约为6W。

  NEC的技术不仅可以保持快速启动模式下的快速启动特性,还可以实现低功耗模式下的超低功耗。产品的待机功耗能够降低至目前的几十分之一,而处于低功耗模式下的设备也能实现快速启动。

  今后,宽带将普及到更多的家庭,也就愈发需要既方便又环保的设备。

关断电源消除泄漏

  随着制造工艺的持续发展,SoC中的泄漏电流也在不断增加。例如,在采用65nm工艺制造的SoC中,由晶体管泄漏电流引起的功耗占到总功耗的一半。为了抑制泄漏电流,业界开始采用被称为“电源门控”的方法,利用开关切断SoC内那些未处于工作状态的电路块的电源。这样的概念也被应用于逻辑电路,即将必要的数据存储在由低泄漏晶体管组成的保持触发器中,然后再关断电源。

  但是,采用电源门控的方法后,就只能把SRAM内的数据转移到闪存等存储器中,否则SRAM内的数据就会丢失。此外,保持触发器的泄漏电流虽然很小,但仍然存在,而且,为了保存数据,还需要另外独立的电源,并且需要使用专用的EDA工具来设计芯片。

  NEC开发的技术则通过使逻辑电路与嵌入式存储器都具有非易失性,从而使得数据在电源关断后仍得以保存。普通SoC内的逻辑电路由同步电路组成,具体来说,包括触发器(寄存器)与组合逻辑(见图1)。每个时钟周期,组合逻辑的输入及输出数据都不同,它们均存储在触发器中。如果电路中采用的是非易失性触发器,那么即使关断电源,电路内的数据也能够保存下来,当电源再次接通时,电路就可以从上次的状态开始继续工作。



图1 同步逻辑电路




  实现非易失性触发器的方法之一是采用FRAM(铁电存储器)。当电源关断时,将必要的数据保存在铁电电容里;当电源再次接通时,再读出数据。通过关断整个SoC或各个电路块的电源,就可以将待机功耗降至零。

  铁电器件的可擦写次数比闪存多得多。现在的开发重点是在芯片正常工作时,将铁电电容隔离在信号路径之外,这意味着非易失性触发器可以像传统的触发器一样工作,使工程师无需考虑铁电器件的劣化问题。

  但是,如果将SoC内的嵌入式存储器也替换为FRAM,那么可擦写次数就会成为问题,必须进行适当的控制。此外,目前商用的铁电存储器的电源电压高达1.5V。有意见认为,从铁电器件的工作原理上来看,它们很难在1V及更低的电压下工作。

  NEC的MFF技术采用MRAM,没有可擦写次数的限制。嵌入式存储器也可直接替换为MRAM。另外,由于MRAM采用电流驱动方式,所以能够在低电压下工作。

MRAM没有可擦写次数的限制

  MRAM是采用磁性材料的存储器,其基本单元是TMR(隧道磁阻)单元,主要由两层磁性薄膜与一层绝缘膜组成,根据磁化方向的不同分别保存数据“0” 与“1”(见图2)。读出数据时利用了磁性材料的磁阻效应,即阻抗会随磁化方向而改变的原理。也就是说,可将TMR单元当作可变电阻器。



图2 MRAM的基本结构




  往MRAM写入数据时,利用的是电流所产生的感应磁场(见图3)。目前,美国EverSpinTechnologies公司的MRAM是使电流通过存储单元阵列内垂直相交的两条布线来写入数据。两个电流感应生成的合成磁场只会加载到相应的选择单元上,从而使得TMR单元发生磁化反转。磁化反转的原理也表示MRAM具有无限的可擦写次数。



图3 传统MRAM的写入方式




  例如,闪存在执行写入操作时,会在栅极上加载高压,将硅衬底上形成的电子通过隧道绝缘膜保存到浮栅上。反复的擦写操作会损伤隧道绝缘膜,因此,闪存的可擦写次数只有约10万次。10万次左右的可擦写次数在存储卡等应用上没有什么问题,但如果要用于电子设备,那就需要尽量减小擦写频率。

  FRAM的原理则是,当在铁电晶体上施加电压时,晶体内氧原子的位置会发生变化而出现极化现象。虽然施加的电压较低,但由于是比电子大很多的原子发生移动,所以晶体内部会产生较大变形。FRAM的可擦写次数最大可达1010~1012次,虽然远大于闪存,但在应用中仍然需要对擦写次数加以控制。

  MRAM写入时利用的磁化变化只会改变电子的状态(自旋),即使在施加高压的情况下也不会改变原子的位置。因此,磁性材料的负载非常小,没有可擦写次数的限制。在目前的半导体存储器中,只有MRAM具有上述特性。

兼顾高速与高稳定性

  NEC认为,无擦写次数限制的MRAM可以用作SoC的嵌入式存储器,所以,公司从2006年就开始针对此项应用着手开发高速MRAM。NEC提出的方案是采用由2个晶体管与1个TMR单元构成的2T1TMR结构的存储单元。该存储单元采用1个阻抗可变的TMR单元取代了构成传统SRAM存储单元的6 个晶体管中的4个晶体管(见图4)。



图4 可高速写入的2T1TMR存储单元




  2T1TMR单元的特征是每个存储单元的写入线是独立的,写入线的作用是用于产生写入磁场。传统的1T1TMR结构的存储单元是通过所有存储单元共有的位线来产生写入磁场,那种情况下会出现半选择单元,即只受位线产生的磁场影响,而不受字线产生的磁场影响的单元。当存在半选择单元时,为了防止误写入,就需要非常精确地控制写入电流,因此很难提高工作速度。而2T1TMR存储单元内不存在半选择单元,所以可以在几百MHz的高频下工作。

  此外,由于写操作与读操作的电流路径完全独立,因此不会引起误操作,例如因为读操作而导致误写入。具体来说,写操作与SRAM一样,通过互补的一对位作是将读出位线(RBL)上流过的电流与参考电流进行比较,以判断是“0”还是“1”(是高阻抗还是低阻抗)。而且,位线与字线在未选择时都处于接地状态,因此存储单元内不会像SRAM那样有泄漏电流。

  此次开发的MFF也应用了2T1TMR存储单元技术,不仅能够提供高速度,而且误操作少,稳定性好,在可擦写次数上也没有限制。制造工艺也与以往的 CMOS工艺基本相同,由于TMR单元的膜较薄,因此可以插入到芯片的布线层之间(见图4)。而且,由于形成TMR单元时的温度不高,所以不会影响晶体管的特性。

  2T1TMR存储单元的优点是误操作少、设计自由度高,利用它能够开发出各种存储器单元(见图5)。例如,NEC正在开发的由5个晶体管和2个TMR 单元组成的5T2TMR单元,可以进一步提高速度,工作频率可高达500MHz。



图5 采用MRAM存储单元实现完全非易失的SoC

欢迎分享本文,转载请保留出处:http://www.eechina.com/thread-2535-1-1.html     【打印本页】
您需要登录后才可以发表评论 登录 | 立即注册

相关在线工具

相关文章

相关视频演示

厂商推荐


关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备11013910号 | 京公网安备11010502021702
回顶部