例说FPGA连载50:NAND Flash实例之功能概述

发布时间:2016-11-21 17:27    发布者:rousong1989
例说FPGA连载50NAND Flash实例之功能概述
特权同学,版权所有
配套例程和更多资料下载链接:
http://pan.baidu.com/s/1c0nf6Qc
1.jpg
        本实例在工程实例3的基础上,添加了一个自定义的NAND Flash控制器组件,如图6.1所示,这个组件也是挂在Qsys系统的Avalon-MM总线上。NAND Flash复杂的底层驱动时序都由这个控制器内部产生,无需NIOS II处理器直接参与。NIOS II处理器只需要通过Avalon-MM总线对相关寄存器进行读写就可以实现NAND Flash的读写。
2.jpg
6.1 工程实例4系统框图
        在搭建的这个Qsys平台上,我们需要运行一个简单的NAND Flash擦除、写入和读出的操作。软件流程如图6.2所示,在外设初始化后,通过JTAG UART打印一串初始化信息;接着依次对NAND Flash的第1023块(Block)存储区执行擦除、写入操作,同时打印所有写入数据和读出数据进行比较;完成以上操作后,LED闪烁。
3.jpg
6.2 工程实例4软件流程图

本文地址:https://www.eechina.com/thread-179328-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表