摘要:为了得到比传统片上网络的网络资源接口(NI)更高的数据传输效率和更加稳定的数据传输效果,提出了一种新的高效网络接口的设计方法,并采用Verilog HDL语言对相关模块进行编程,实现了高效传输功能,同时又满足核内路由的设计要求。最终通过仿真软件Xilinx ISE Design Suite 12.3和ModelSim SE 6.2b得到了满足设计要求的仿真结果。 关键词:片上网络;网络资源接口;核内路由;Verilog HDL O 引言 随着纳米时代的到来,集成电路工艺不断的发展,特别是VISI设计技术的进步,系统级芯片的设计迎来了巨大的挑战,而这个挑战的的关键就是怎么样实现更高的通信效率。这个问题的出现也预示着多核技术时代的到临。为了应对这个挑战,人们提出了片上网络(Network On Chip,NoC)的概念。片上网络(NoC)移植了网络通信的方式,进而来解决多核时代的IP核互联通信的问题。
由于片上网络(NoC)具有优秀的可扩展性和相对较好的功耗效率,目前已经被大多数人认为是解决当前甚至未来芯片设计中关于通信问题的最重要的技术之一。 1 NoC简介 图1为传统2D-MESH结构的NoC示意图。图中明显可以看出片上网络(NoC)主要由4部分组成:资源节点(IP核)、路由节点、网络接口NI(Network Interface)和全局链路。其中网络接口NI就是连接IP核与通信网络的桥梁,同时网络接口NI的设计也是片上网络(NoC)设计技术中重要的一环。
当前网络接口的工作状态有表中寄存器的低两位所代表。“0”代表处于r_date,“1”代表处于s_date。 4 系统仿真与验证结果 本文设计的网络接口主要是使用Xilinx ISE Design suite 12.3和ModelSim SE 6.2b仿真软件进行仿真和验证。图8是网络接口中数据接收模块功能仿真图,图9是数据发送模块功能仿真图。实验主要是通过主时钟控制数据的发送,采用50 MHz的时钟,每2个时钟发送一个IP核数据,发送完成的到flag标识。从结果可以看出此设计便于加快数据在网络中的传输效率。实验中源IP核输出数据为32位,通过NI1把数据分为高16位和低16位输出,到达目的NI2,通过NI2把数据合并为32位,最终输入到目的IP核内。结果显示,数据传输过程数据保持了较强的稳定性,同时发送与接收都准确的做出了应答,达到了设计要求。