在计算机及外设应用中使用串行闪存存储代码
发布时间：2010-7-28 12:46
发布者：lavida
|
计算机及外设市场的需求 半导体工业的进步，特别是对存储器的容量、数据处理时间和速度要求更高的高速处理器的发展，是推进计算机及外设市场发展的主要动力，例如，打印机正在成为多功能设备，并集成了更多的智能功能。 同时，降低成本和集成度提高已经成为这个市场的重要发展态势，这一趋势导致了业界对低成本、灵活且节省空间的解决方案的开发浪潮。硬盘驱动器（HDD）是以减少引脚数量并提高可靠性和性能为中心，同时最大限度压缩成本和功耗应用的典型实例。 最后，计算机及外设应用往往要经常升级，这意味着在灵活的存储器基础上，产品设计必须具备再用性（可重复使用）。 ST的串行闪存存储代码 串行闪存是理想的连接RAM完成代码执行的代码存储解决方案。ST提供的M25Pxx 系列是一个完整的页式编程/扇区擦除存储器产品组合，存储密度从512千位到16兆位（2002年第3季度供货）。在该系列的特性中， 25MHz SPI 串行接口为要求快速编程和快速代码下载应用带来了附加值，此外，高水平的软硬件保护功能为数据的完整性（一致性）提供了保证。 这些特性有利于各种计算机外设及应用，如硬盘驱动器 (HDD)、光磁盘驱动器(ODD)、图形卡、打印机、PC主板、CD和DVD播放机、显示器、键盘、光电鼠标和网络摄像机。 使用串行SPI闪存的代码影像技术 在生产线上，可执行代码在串行闪存内完成编程。器件上电后，代码从这个非易失性存储器下载到RAM中，由主处理器执行。 代码影像战略使优化处理器的性能成为可能，因为从RAM中执行代码，所以，存取时间比直接使用闪存缩短很多。 并行到串行的基于SPI体系结构 在这种总线体系结构中，利用SPI接口的优点，主处理器可以通过串行总线直接访问闪存，与非易失性存储器和RAM共享同一并行总线的体系结构相比，降低了并行总线上的电容负载，从而导致存储器的访问时间缩短。 串行存取比并行存取具有更多的优点： ●SPI串行总线所需的接口信号的数量较少：4线（数据输入、数据输出、时钟和片选），对比之下，连接一个10位地址并行存储器需21个信号。 ●封装的引脚数量（存储器、微控制器或ASIC）及印刷电路板上的线路数量都相应地减少。 ●一个串行闪存可以安装到一个尺寸更小的封装内：一个串行SPI闪存需要一个8引脚的封装，而一个并行存储器需要的封装至少是28引脚。因此，可以降低由引脚数量直接决定的封装成本。 ●数据通过SPI总线以25兆位/秒的速率传送到串行闪存并从串行闪存中传出，从而实现快速代码编程和下载。 这些增强特性可以通过两个体系结构实现：RAM存储器外置或内置ASIC内。因为ASIC将装进一个较小的封装内，所以，第二个解决方案可以将硬件成本压缩到最低限度。 串行闪存带来的灵活性 在引出线方面，512千位-8兆位的串行SPI闪存全面兼容，并适合低成本且节省空间的SO-8兼容封装的占板面积，此外，所有产品都使用标准SPI协议指令集，因此，在软件上，它们也全面兼容。 因此，ST的M25Pxx SPI闪存可以很容易地用同一家族中的密度更大或更小的产品更换，从而使应用设计具有可重复使用性和扩展性，并节省在新设计上的投资。 高水平的软硬件保护功能为数据一致性提供保证 数据一致性是计算机及外设应用的一项重要要求。ST的M25Pxx串行闪存具有高水平的软硬件代码的双重保护功能。 1兆位－M25P10-A，1024可编程页（每页256字节），4个可擦除扇区（每区256页） ●硬件保护： 上电时的代码保护：当电源（VCC）低于一个预置极限电压时，所有指令被取消；当VCC超过预置极限电压时，编程擦除和写操作在2ms（典型值）内仍被取消。这个协议旨在防止存储器内保存的代码在上电时被破坏。 当时钟脉冲不是8的倍数时，禁止任何编程、擦除或写操作。 一个与状态寄存器写禁止位（SRWD）相关的外部线路保护信号（W）保护状态寄存器的BP0、BP1和BP2。 ●软件写保护 状态寄存器的写允许闩锁位（WEL）必须在编程、写或擦除指令发布前由一个写允许（WREN）指令设置。 存储器采用统一扇区结构，通过给状态寄存器的块保护位（BP0、BP1、BP2）编程，可以在只读模式下锁定扇区。 结论 由于在数据处理时间上具有优异的特性，以及高水平的代码保护能力，ST的M25Pxx串行闪存是计算机及外设应用的理想解决方案，基于代码影像体系结构，这个系列产品集成本效益和系统中代码存储灵活性于一身。从512千位到8兆位的全部产品都采用少量引脚SO8兼容封装及未来的MLP8封装。 |
网友评论