例说FPGA连载25:CMOS摄像头子板设计

发布时间:2016-8-27 17:42    发布者:rousong1989
例说FPGA连载25CMOS摄像头子板设计
特权同学,版权所有
配套例程和更多资料下载链接:
http://pan.baidu.com/s/1c0nf6Qc
1.jpg
SF-MT9D111子板的实物照片如图2.43所示。
2.jpg
2.43 SF-MT9D111子板实物照片
SF-MT9D111子板上板载美光的CMOS摄像头MT9D111,它是美光的一款在单芯片系统上集成了一个先进的200万像素图像传感器和功能强大的图像处理技术芯片。单芯片系统中的自动特性可以调整各种参数,以便在各种光照条件下拍摄到优质图像。MT9D111也可以简化设计工程师的工作,因为所有的处理功能、内存以及与镜头的接口都集成在一个单传感器处理芯片上。 MT9D111是一颗1/3英寸、200万像素的CMOS图像传感器,它自带有集成的先进相机系统。此相机系统包含一个复杂的图像流处理器(IFP)、一个实时JPEG编码器、一个集成的微控制器、闪光控制、自动聚焦、光学缩放以及机械快门。整个系统级芯片(SoC)可以在低照度条件下具备卓越的性能,同时功耗很低。MT9D111的内部功能框图如图2.44所示。
3.jpg
2.44 MT9D111芯片内部功能框图
SF-MT9D111子板的主要接口定义如表2.6所示。
2.6 SF-MT9D111子板连接引脚定义
名称
位置
功能描述
SCL
P1-7
IIC配置时钟信号。
SDA
P1-8
IIC配置数据信号。
PCLK
P1-11
视频输出时钟同步信号。
VSYNC
P1-13
视频输出场同步信号。
HSYNC
P1-14
视频输出行同步信号。
MCLK
P1-16
MT9D111的时钟输入。
VD0
P1-24
视频输出数据总线
VD1
P1-23
视频输出数据总线。
VD2
P1-22
视频输出数据总线。
VD3
P1-21
视频输出数据总线。
VD4
P1-20
视频输出数据总线。
VD5
P1-19
视频输出数据总线。
VD6
P1-18
视频输出数据总线。
VD7
P1-17
视频输出数据总线。

本文地址:https://www.eechina.com/thread-172731-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表