上海需要一位 SoC Designer Engineer(IP or Integration)

发布时间:2016-6-2 17:10    发布者:KT咨询
【猎头职位:上海需要一位 SoC Designer Engineer(IP or Integration)】联系人:Jessy-He,邮箱:hr@kthr.com,微信也可查询职位啦!打开手机微信,搜号码“KTHR_COM
”或查找微信公众帐号“KT人才”或扫描以上二维码即可添加,欢迎大家关注!
Job Description:
1、System integration;
2、Simulation and verification of functionalities at both module and chip level;
3、DFT strategy and implementation;
4、ATPG pattern generation and validation;
5、Synthesis and timing closure.

Requirements:
1、At least 5-year experience of digital design experience;
2、Familiar with DFT flow (mentor DFT flow is a plus);
3、Strong skills of Verilog RTL coding, verification and debug; Hands on experience in EDA tools such as Cadence NC-Sim, Synopsys DC, PT, etc;
4、Solid knowledge of documentation of design report;
5、Ability to work well with teammates.

本文地址:https://www.eechina.com/thread-166679-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表