设计符合电磁兼容(EMC)标准的电机位置编码器接口

发布时间:2016-1-8 09:52    发布者:designapp
关键词: 电磁兼容 , 变频器 , 编码器
电机位置编码器广泛用于伺服驱动器、机器人、机床、印刷机、纺织机和电梯等工业电机控制应用。用接口把这些编码器连接到您系统的其它部分会带来一些棘手的电磁兼容(EMC)问题。为帮您应对这些挑战,笔者将以各类电机位置编码器及其接口的概述作为本系列的开始,本系列的其余部分将深入探讨如何为每种不同的电机位置编码器类型设计符合EMC标准的工业接口。

所需的位置/角度分辨率可根据工业驱动器的应用而变化,从几位到25位或超过25位。一些驱动器应用甚至需要角转动度数。从变频器到位置编码器的安装距离会有所不同,从很短的几米(在多轴驱动器中)到100米或100米以上。由于那种长距离,电接口需经过设计,以实现对电磁场、共模电压、脉冲噪声等具有高抗扰性的稳健数据传输。

图1展示了几类适合工业应用的线性或角度位置反馈编码器。
  


图1:位置反馈编码器及其对应接口

有两种类型的位置编码器:增量型位置编码器和绝对型位置编码器。增量型编码器可提供关于增量位置或角度变化的信息。上电后它们不提供绝对位置,但仍然有可能在一次机械旋转之后通过索引信号获得。绝对型编码器则可始终提供绝对机械位置。
增量型编码器可显示三种差分信号:A信号、B信号和Z信号。A信号和B信号可为增量位置变化编码。位置分辨率取决于增量型编码器的线数。典型的线数范围是每转50至10000线。Z信号通常每转会出现一次,是用来推导出绝对位置的“原点索引(home index)”。

增量型编码器接口是具有晶体管-晶体管逻辑(TTL)或高阈值逻辑(HTL)兼容的数字输出电平的数字脉冲串或具有1Vpp或11μApp振幅的模拟正弦/余弦输出。具有模拟输出的编码器通常被称为正弦/余弦编码器,这类编码器允许的分辨率比具有TTL/HTL输出的编码器允许的分辨率高得多,因为您可通过使用具有所测正弦和余弦信号的反正切函数在一个线数内插入其位置。这种插值能使分辨率增加16位之多,可能的总分辨率是25位或更多。所选编码器的线数乘以旋转速度得出的积与输出信号的频率成比例。

绝对型位置反馈编码器可提供绝对位置(分辨率达25位或25位以上)。它们的电接口已从基于模拟与数字混合协议的串行接口演变成基于纯数字协议的串行接口。串行通信的标准通常是供应商特定的,并能通过双向数据传输来利用RS-485或RS-422差分信号。例如,EnDat 2.2不仅可传输绝对位置,而且还允许从该编码器的内存读出数据或将数据写入该编码器的内存。通过后续电子设备(通常被称为EnDat2.2主站)发送到EnDat2.2编码器的模式命令,您可选择被传输数据的类型 —— 绝对位置、旋转圈数、温度、更多参数、诊断数据。

EnDat2.2、BiSS?和HIPERFACEDSL?等基于纯数字串行协议的标准能补偿传播延迟并可在线缆长度达100米的范围内支持通信。纯数字协议具有恒定的时钟频率,该频率不会随旋转速度而变化。对于大多数协议,您可选择时钟频率/波特率以适应外部因素(如线缆长度)。

具有模拟与数字混合型通信接口或纯数字通信接口的编码器通常拥有供应商特定的电源电压范围。表1是广泛使用的编码器标准的概览。
  


表1:位置编码器接口标准和电源电压

当用接口把这些编码器中的任何一个连接到用于闭环控制的变频器时,该位置接口模块均包含以下功能块,如图2所示:

物理模拟或数字接口。

符合IEC 61800-3标准的电磁兼容(EMC)。

电源。

位置解码和/或数字协议主站的信号处理。
  


图2:工业驱动器/变频器上位置反馈接口模块的简化方框图

具有RS-485或RS-422接口的增量型数字HTL/TTL编码器和绝对型数字编码器需要较少的硬件接口工作,而模拟正弦/余弦编码器则需要具有双路模数转换器的模拟信号链。您需要设计物理接口,以满足EMC抗扰性要求,如对静电放电(ESD)、电快速瞬变(EFT)突发和浪涌的抗扰性要求 —— IEC61800-3规定的相关标准如下:

ESD:电压为±4kV(直接接触放电时)或±8kV(空气放电时)。

EFT:电压为±2kV,频率为5kHz,通过电容耦合钳。

浪涌:电压为±1kV,源阻抗为2Ω,通过线缆屏蔽层进行耦合。

TTL/HTL编码器需要最少的信号处理工作,只需一个方向正交脉冲计数器。增量型正弦/余弦编码器也需要该正交计数器;此外,还需要进行信号处理,以便为插值计算反正切。基于数字串行接口协议的标准需要较多的信号处理工作,并且通常在现场可编程门阵列(FPGA)上实施,最近则更多地在创新型处理器(如Sitara? AM437x,它能利用可编程实时单元子系统和工业通信子系统 (PRU-ICSS) 外设)上实施。

在本系列的下一篇文章中,笔者和自己的同事将更深入地探讨每种编码器接口,并提供关于如何实现BiSS-C位置编码器符合EMC标准的工业接口/BiSS-C主站接口的详细信息。

如果您已准备好开始设计,欢迎查看EnDat2.2、BiSS、HIPERFACE DSL及正弦/余弦编码器接口的这些TI Designs参考设计。请访问ti.com/tidesigns并搜索对应的编码器标准。

在系列的第一部分,Martin Staebler提供了各类电机位置编码器及其接口的概述。在第二部分中,笔者将对双向/串行/同步(BiSS)位置编码器的接口进行讲解。

BiSS是来自iC-Haus公司的开源协议。它定义了适用于致动器和传感器(如旋转编码器或位置编码器)的数字双向串行接口。(更多详情见www.biss-interface.com。)BiSS允许单向或双向模式(被称为BiSS-C连续模式)下的串行同步数据通信。BiSS接口与串行同步接口(SSI)硬件兼容。

BiSS协议定义了进入数据部分访问的每一个用户/从站,这些数据部分为:传感器数据部分、致动器数据部分、寄存器数据部分和(如果已规定)多周期数据部分。根据访问和传输性能,每个数据部分均可有不同的设置 —— 这取决于传感器应用。为连接到用户/从站,“BiSS主站”协议应是预先确定的,它可发送数据到位置编码器,也能从位置编码器接收数据。BiSS主站是软件,并在Sitara?处理器或现场可编程门阵列(FPGA)等主机处理器上实现。

BiSS接口有两种物理层(PHY)选项,一种是基于TIA/EIA-422标准的,另一种则是使用LVDS TIA/EIA-644标准的。典型的接口是基于TIA/EIA-422标准的。

BiSS有两种不同的结构选项:点对点结构和总线结构。在本文中,笔者将重点谈论点对点结构。如欲获得更多有关总线结构硬件的信息,敬请参阅5V BiSS位置编码器接口TI Designs参考设计的设计指南。

现今的编码器一般采用点对点结构。当把具有RS422或RS485物理层的BiSS数字编码器连接到伺服驱动器时,笔者建议使用以双绞线作为芯线的屏蔽线缆。编码器线缆通常具有六根或八根可用作信号线和电源线的芯线,如图1所示。100米或超过100米的线缆长度并不少见。
  


图1:BiSS-C点对点结构

图1展示了一种适用于位置或旋转编码器的典型BiSS配置。在点对点配置中,只有一个设备(具有一个或多个传感器)被连接到主站。

MA时钟频率是可变的。推荐的MA时钟频率取决于线缆长度,如图1中粗略展示的。笔者使用应用手册《BiSS接口AN15:BiSS C主站运行详情》中的表1生成的本图。
  


图2:推荐的BiSS MA时钟频率与线缆长度

当为BiSS接口的推荐频率进行设计时,10MHz的MA时钟频率将转化为能支持20MBaud的RS422/485收发器。这些是最低要求。使用5V BiSS位置编码器接口TI Designs参考设计进行的测试表明,速度更快的收发器将允许您增加线缆长度,同时仍使用该协议的最高频率,因为该收发器对线缆扭曲的噪声敏感性不强。

适用于BiSS编码器的电源通常需要支持表1所示的参数,不过您应借助您的编码器供应商的产品说明书来确认这些数据。
  


表1:编码器电源通用规范

对于电源,您将需要考虑该编码器可支持的电压范围以及您的线缆的电压降有多大。一种选择是使用能根据线缆长度改变电压的可编程电源。查看具有可编程输出电压和保护功能、适用于位置编码器接口的电源TI Designs参考设计。

在本系列(讨论的是编码器接口)的下一篇文章中,笔者和自己的同事将提供关于如何实现Endat2.2位置编码器符合EMC标准的工业接口的详细信息。
本文地址:https://www.eechina.com/thread-159852-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

相关在线工具

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表