上海需要一位 Analog IC Layout Engineer

发布时间:2015-9-16 13:48    发布者:KT咨询
关键词: 模拟 , layout , 版图设计
【猎头职位:上海需要一位 Analog IC Layout Engineer】联系人:David-Chen,邮箱:hr@kthr.com,微信也可查询职位啦!打开手机微信,搜号码“KTHR_COM”或查找微信公众帐号“KT人才”或扫描以上二维码即可添加,欢迎大家关注!
Job description:
Perform block level analog layout, including Bandgap, PLL, LDO, OPAMP, ADC/DAC
Perform verification (LVS/DRC/ANT etc) of layout;
Assist in top level layout.

Requirement:
BSEE or related engineering degree;
2+ years CMOS IC custom layout experience;
Familiar with Cadence and Calibre design flow;
Experience in basic analog block layout is a plus;
Team working skill is a plus.


本文地址:https://www.eechina.com/thread-153583-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表