ADI推出时钟抖动衰减器,优化JESD204B串行接口功能

发布时间:2015-9-9 11:34    发布者:eechina
关键词: 时钟抖动 , 衰减器 , JESD204B
Analog Devices, Inc.最近推出一款高性能时钟抖动衰减器HMC7044,其支持JESD204B串行接口标准,适用于连接基站设计中的高速数据转换器和现场可编程门阵列(FPGA)。JESD204B接口专门针对高数据速率系统设计需求而开发,3.2 GHz HMC7044时钟抖动衰减器内置可以支持和增强该接口标准特性的独特功能。HMC7044提供50 fs抖动性能,可改善高速数据转换器的信噪比和动态范围。该器件提供14路低噪声且可配置的输出,可以灵活地与许多不同的器件接口。HMC7044还具有各种时钟管理和分配特性,使得基站设计人员利用单个器件就能构建完整的时钟设计。

ADI时钟抖动衰减器优化JESD20.jpg

查看产品页面、下载数据手册、申请样片和订购评估板:http://www.analog.com/pr150909/hmc7044

基站应用中有许多串行JESD204B数据转换器通道需要将其数据帧与FPGA对齐。HMC7044时钟抖动衰减器可在数据转换器系统中产生源同步且可调的样本和帧对齐(SYSREF)时钟,使JESD204B系统设计得以简化。该器件具有两个锁相环(PLL)和重叠的片内压控振荡器(VCO)。第一PLL将一个低噪声、本地压控时钟振荡器(VCXO)锁定至噪声相对较高的参考,而第二PLL将VCXO信号倍频至VCO频率,仅增加非常小的噪声。对于蜂窝基础设施JESD204B时钟产生、无线基础设施、数据转换器时钟、微波基带卡和其它高速通信应用,HMC7044架构可提供出色的频率产生性能,相位噪声和积分抖动均很低。

HMC7044时钟抖动衰减器主要特性


•    支持JEDEC JESD204B
•    超低均方根抖动:50 fs(12 KHz至20 MHz,典型值)
•    噪底:-162 dBc/Hz (245.76 MHz)
•    低相位噪声:<-142 dBc/Hz(800 kHz至983.04 MHz输出频率)
•    PLL2提供多达14路差分器件时钟
•    支持最高5 GHz的外部VCO输入
•    片内稳压器提供出色的PSRR

报价与供货
产品样片供货全面量产千片订量报价封装
HMC7044现在Q41512.75美元/片68引脚
10-mm × 10-mm LFCSP封装


本文地址:https://www.eechina.com/thread-153275-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表