Giga ADC 介绍及杂散分析

发布时间：2014-1-21 16:55 发布者：eechina

作者：Anjin Du---China Telecom Application Team，TI公司

摘要

Giga ADC 是 TI 推出的采样率大于 1GHz 的数据转换产品系列，主要应用于微波通信、卫星通信以及仪器仪表。本文介绍了 Giga ADC 的主要架构以及 ADC 输出杂散的成因分析，以及优化性能的主要措施。

1、Giga ADC 架构及 TI 的 Giga ADC

1.1 Giga ADC 架构演进

Giga ADC 目前已经广泛的应用于数据采集、仪器仪表、雷达和卫星通信系统；随着采样速率和精度的进一步提高，越来越多的无线通信厂商开始考虑使用 Giga ADC 实现真正的软件无线电。软件无线电不仅可以简化接收通道设计，同时可以方便不同平台的移植和升级，从而降低开发成本和周期。

Figure 1 列出了在使用各种采样架构下，采样精度和采样速率之间关系。随着技术和工艺的发展，各种架构可以支持的采速率在不断的提升，但就目前的水平来看，要实现 1Gpbs 以上的采样率，必须采用 Flash 或者折叠（Folding）架构。

这主要是因为在其它架构中，都采用了反馈环路；这些反馈环路的传输延时限制了 ADC 速率的进一步提升。例如在 pipeline 中，每一级都有一个 DAC，用于把本级的数据输出转换成模拟信号，反馈给本级的模拟输入，取差以后放大输出给下一级。类似的限制也存在于 Subranging 或者 multi-step 架构中，都需要一个反馈环路辅助判决。

另一方面，虽然目前业界最快的 ADC 架构是 Flash 架构，但一个 N bit 的 flash ADC 需要2N-1 个比较器，当 N>= 8 时，比较器的数量将会非常庞大；而且随着转换精度的增加，后端的译码逻辑也会变得异常复杂；这些都会对芯片的体积和功耗造成很大的影响。

所以在 TI 的 Giga ADC 中，采用了折中的折叠（folding）架构。事实上，折叠是和 flash 类似的架构，不同的是，在折叠架构中，输入信号分别通过了粗分 ADC 和折叠电路+细分 ADC；折叠电路的理想传输特性为三角状循环的折叠信号。以一个 8bit ADC 为例，粗分 ADC 输出 3bit，细分 ADC 输出5bit。如 Figure 2 和 Figure 3 所示，折叠电路共折叠了 8 次，将满量程的输入范围等分为 8 段，分别对应 3 位粗分 ADC 转换产生的高位 bit（MSB）；同时对上述折叠电路输出信号进行 5 位细化转换得到低位 bit(LSB)；最后高、低位数字码合起来组成 8 位的数字输出。

下载全文：