JESD204B中的链路同步和对齐:了解控制字符

发布时间:2013-12-4 10:57    发布者:eechina
关键词: JESD204B , 链路 , 数据转换
作者:ADI公司Jonathan Harris

目前,将JESD204B作为高速数据转换器首选数字接口的趋势如火如荼。JESD204接口于2006年首次发布,2008年改版为JESD204A,2011年8月再改版为目前的JESD204B。与LVDS等以前的技术相比,该接口在效率上技高一筹,同时还有多种其他优势。采用JESD204B的设计拥有更快的接口带来的好处,能与转换器更快的采样速率同步。其封装引脚数量减少,由此减小了封装尺寸,缩短了走线长度。该标准同时适用于模数转换器(A/D)和数模转换器(D/A),其主要目的是作为现场可编程门阵列(FPGA)的通用接口——比如,Xilinx Kintex或Vertex平台——但也可用于ASIC。

JESD204B由于引入了新的数据项和参数,因此在前期复杂性上与其前身存在差异。在本文中,我们将深入考察JESD204接口中所使用的控制字符。了解控制字符有助于加深对链路同步和对齐方式的认识。由此可以帮助设计师了解如何调试利用JESD204接口设计原型时可能出现的链路问题。每个控制字符都负责一种不同的功能,帮助维持链路数据对齐和同步,并对错误进行监控。如果某个预期字符缺失,或者收到意外字符,接收器就知道存在错误。

其工作原理为,JESD204B字被映射成有效的8b/10b编码字,并以特定规则设为帧和多帧。在此过程中,8b/10b编码通过利用控制字符可带来串行数据链路的优势,这些控制字符则具备执行各种通路对齐功能的能力。8b/10b编码中主要有5个控制字符,可为JESD204B数据流实现各种功能。 这些字符为/K/、/F/、/A/、/R/和/Q/共五个控制字符。

一堆字符!


/K/ = /K28.5/控制字符通过同步接口用于代码组同步流程(通过置位!SYNC)。接收器发布同步请求后,发射器就开始发出/K/ = /K28.5/字符。接收器同步,并等待至少4个连续的/K/ = /K28.5/字符。然后,接收器取消其同步请求。该过程按照操作子类要求执行。对于子类0(无确定性延迟),接收器在收到4个连续的/K/ = /K28.5/字符之后,取消任何帧边界上的同步请求。对于子类1和子类2(有确定性延迟,分别为SYSREF或!SYNC),接收器在收到4个连续的/K/ = /K28.5/字符之后,取消任何局部多帧时钟边界上的同步请求。

1.jpg
图1:/K/控制字符流

/A/ = /K28.3/控制字符用于串行数据流中的多帧对齐。由发射器在特定条件下插入多帧末尾。这种情况下,当多帧末尾的当前帧的最后8位字等于上一帧的最后8位字时,该8位字将被一个/A/ = /K28.3/字符取代。即使上一帧的最后8位字也是一个控制字符,也会发生这种情况。

/R/ = /K28.0/控制字符用于指示多帧的开始。如果发射器发射一个初始通道对齐序列,则/R/ = /K28.0/将是发出的第一个非-/K28.5/字符。在初始通道对齐序列期间,发射器将始终发射一个/R/ = /K28.0/字符以指示多帧的开始,发射一个/A/ = /K28.3/字符以指示多帧的结束。

/Q/ = /K28.4/控制字符用在初始通路对齐序列中,用于提示接收器,配置数据即将开始。必须记住,这个特定的控制字符只用于初始通路对齐序列中,而不用在数据传输的任何其他阶段。

3.jpg
图2:/R/、/A/和/Q/控制字符。

/F/ = /K28.7/控制字符用于串行数据流中的帧对齐。该字符由发射器在特定条件下插入帧末尾。当前帧的最后8位字(不是多帧的最后8位字)等于上一帧的最后8位字时,该8位字将被一个/F/ = /K28.7/字符取代。然而,如果上一帧的最后8位字为一个/F/ = /K28.7/字符,则当前8位字不会被取代。

4.jpg
图3:/F/和/A/控制字符——帧和多帧对齐

所有这些控制字符(/K/、/F/、/A/、/R/和/Q/)都在表1中与其10位二进制表达式一并列出。每个控制字符都对应两个10位二进制表达式,从而确保了数据传输的直流平衡,以及接口的交流耦合。这与8b/10b数据字中同样存在DC平衡的数据是一致的。该方案符合IEEE 802.3中的8b/10b编码规范。

表1:8b/10b控制字符
5.jpg

结论

随着JESD204成为模数和数模转换器的首选接口,有必要了解该技术的各个方面。其比先前的接口技术更复杂。然而,JESD204B确实也有显著优势。

ESD204中使用的控制字符可使链路得到正确同步和监控,以便对齐。各个控制字符都负责一种特定功能,维系着JESD204发射器与接收器之间的链路。这些控制字符也为监控JESD204B链路、检测错误提供了一种方法。

随着对JESD204B标准了解的不断深入,就会发现该标准的诸多优势,比如内置对齐、监控和错误检测等功能,这彰显了标准的稳健可靠。JESD204B必将带着最新一代数据转换器迈入更高采样速率、更小封装尺寸的时代。


参考文献


●The JESD204B Survival Guide

●JESD204B应用指南

●JEDEC Standard JESD204B (July 2011). JEDEC Solid State Technology Association (www.jedec.org)

●JEDEC标准:JESD204B(2011年7月)。JEDEC固态技术协会(网址:www.jedec.org


本文地址:https://www.eechina.com/thread-124181-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

相关在线工具

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表