FPGA的制程竞赛:英特尔与Fabless的后续变化

发布时间:2013-7-15 22:42    发布者:1770309616
关键词: FPGA , 制程 , 英特尔 , Fabless
  在Altera宣布进入采用英特尔的14nm三闸极电晶体制程后,赛灵思(Xilinx)也不甘示弱,宣布进入全新的产品线进入台积电(TSMC)20nm的投片时程,并于今年第四季取得少量样本,明年第一季正式进入量产时程。
  然而,同样也是采取台积电的20nm制程,Altera旗下的Arria10 FPGA, 则是在2014年初提供样本贩售,单以台积电的20nm制程的进度上来说,Altera落后赛灵思约有一季的时间。但相对的,Altera在14nm三闸 极电晶体制程,向英特尔靠拢,将于今年提供测试晶片。就这方面的进度上,赛灵思恐怕也仅能依靠台积电的16nm FinFET技术加以抗衡。持平来看,截至 目前为止,双方互有领先。
  Altera与赛灵思在先进制程上的竞赛戏码,其实已经不是新闻,早在进入45nm时代后,只要其中一方公开发布最新消息,另一方马上就会采取反制 动作。举例来说,与处理器IP业者的合作上,赛灵思率先取得ARMCortex-A9双核心处理器的授权,后来Altera也随之跟进,甚至也与 MPIS(美普思)合作,试图扩大处理器IP授权范围,以满足更多的客户需求。一来一往之间,其实不难看出这两间公司之间的竞争有多激烈。
  如果仔细观察这两间公司这几年来的产品策略,大体上都会事先发布新一代的产品蓝图,在产品正式进入量产约前半年到九个月左右,都会提供开发软体让客 户进行使用,(赛灵思就是提供Vivado、Altera则是QuartusII)再来就是提供样品,最后就是产品进入大量量产。客户在事先对产品有一定 的熟悉度后,自然就可以较快进入状况。
  问题在于,为了能领先对方,双方在先进制程投入了大量心力,演变到后来,某种程度上也成了种「输不得的压力」。对于晶片业者而言,投入先进制程要花 费大量的研发与学习成本,对高通或是博通这样的无晶圆半导体业者(Fabless)来说,自然是不小的压力,但也很幸运的是,FPGA业者通常都会扮演白 老鼠的角色,率先使用新制程在自家产品上,所以也无怪乎,赛灵思对于28及20nm制程的“首先量产”的这件事,相当自豪。有了赛灵思或是Altera这 样的客户,晶圆代工业者自然也就能设法提升新一代的制程良率。良率提升后,对高通或是博通这类的业者来说,就是好事一件。简言之,两大FPGA业者在先进 制程上的努力,说是扮演“急先锋”的角色,其实并不为过。
  再回到赛灵思与Altera的制程竞赛上,Altera率先与英特尔合作,无疑是为英特尔抢占晶圆代工市场的野心,注入了一剂强心针。姑且不论 IDM或是晶圆代工业者的差别,英特尔在制程上,至少也都领先晶圆代工业者们约一年左右的距离,这也是业界普遍的共识。如果领先距离没有产生太大的变 化,Altera在先进制程的量产竞赛上极有可能反倒超前赛灵思,这对Altera来说,固然是好事一件,但对英特尔而言,也能有效扩大晶圆代工的市占 率。
  若再务实一点来看,赛灵思在2014年正式进入20nm元件的量产,这其实也表示,无晶圆半导体业者也极有可能在2014年的下半年开始往20nm 移动,届时,恐怕又要再上演一次:“你种你的树,我乘我的凉”的戏码。两大FPGA业者之间的制程竞赛,虽然打得火热,但最开心的,也许是英特尔与这些一 线的无晶圆半导体业者吧?
本文地址:https://www.eechina.com/thread-117328-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表