查看: 1306|回复: 4

[提问] 在用VHDL做一个课程设计,顶层文件出现一个小问题~谁来帮我看看 谢谢啦 [复制链接]

xiaoyuchidayu (离线)
积分
59
帖子
2
发表于 2013-6-8 02:03:07 |显示全部楼层
基于VHDL语言的电子琴设计
我分为4个模块,前3个小模块都没问题,顶层模块 编译的时候出现错误
11111.jpg

4个模块的程序.rar (2.12 KB, 下载次数: 9)


xiaoyuchidayu (离线)
积分
59
帖子
2
发表于 2013-6-8 02:04:01 |显示全部楼层
各位大神 帮帮忙
yanhao_xj (离线)
积分
18
帖子
19
发表于 2013-7-9 13:04:15 |显示全部楼层
呵呵 ,等待答复
hch (离线)
积分
25
帖子
1
发表于 2013-7-11 09:49:42 |显示全部楼层
可能是pin脚分配有问题吧!
先把FPGA中的 Pin的分配 都 删掉,再看一下,能否编译;
这个最好也该一下:顶层文件中的 COMPONENT AUTO 有四个端口(port),而模块中的 ENTITY AUTO 有五个端口(port)!
科瑞特 (离线)
积分
30
帖子
8
发表于 2013-7-24 11:18:10 |显示全部楼层
引脚分配有问题。
您需要登录后才可以发表评论 登录 | 立即注册

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
回顶部