Synopsys推快速原型工具助力SoC设计前期验证
发布时间：2010-5-10 09:22
发布者：看门狗
|
EDA大厂Synopsys(新思)日前向中国大陆市场推广其最新的快速原型系统HAPS-60系列。该公司解决方案营销总监Lawrence Vivolo表示，由于采用赛灵思Virtex-6 LX760 40nm FPGA器件，新款快速原型设计系统能为SoC设计递送协同仿真、基于事件的验证和高速、高容量等新特性，而这些都是传统原型系统所不具备的。 先进节点工艺的采用和应用需求的提升使当前SoC/ASIC设计日益复杂。一方面，软件开发成本占整体系统开发的比例增加之态势，IBS预测在32纳米节点芯片开发中软件开发成本约占总开发成本的70%之强，而硬件成本只占30%。同时，调研机构 Collett国际的数据显示逻辑和功能实现过程中的确认Bug导致首次流片失败的比例高达60%。因此，低成本的快速原型工具成为突破传统开发流程瓶颈的必要手段。 Lawrence Vivolo介绍，通过消化收购Synplicity所获得的技术与Synopsis仿真技术的结合，全面的HAPS-60快速原型系统的设计流程能加速芯片开发前期的硬件调试和嵌入式软件开放，而使用户在面市时间上具有更大优势。首先，HAPS原型产品可以令SoC开发者节约4－6月的传统原型搭建时间；HAPS-60中结合了仿真环境，因此在线仿真的实现能使恐怖的软件仿真时长大为缩短；而在HAPS-60中，System C和RTL混合使用的支持也有效提升软件仿真和硬件调试的效率。 Lawrence Vivolo声称，随着本土IC设计市场的兴旺，快速原型工具除了令用户具备开发时间上的优势，成本风险方面的减少将令其在中国本土IC设计中的需求显着增加。 在容量扩展方面，4器件的HAPS-64板拥有高达1800万ASIC门。据称，一般设计可采用3个原型板间的级联，有经验的原型开发工程师可能实现5个原型板的级联，而无太明显的性能下降。由于采用了HSTDM(高速时分复用)技术，器件间的数据率达到1Gpbs，和能自动实现时间同步，整体性能也比前代HAPS-50产品拥有30%提升。据悉，目前4器件的HAPS-64已为该公司的特定用户所采用，并将于今年7月面向大众市场，双器件的HAPS-62产品将在8月面市，而单器件的HAPS-61也会于年内推出。 作者：Raymond Su |
网友评论