tag 关键词: 设置状态

相关主题

版块 作者 发表时间

没有相关内容

相关博客

分享 初入Verilog HDL /CPLD之管脚定义
skylinyk 2013-9-16 00:08
初入Verilog HDL /CPLD之管脚定义
刚刚买了块 FPGA/CPLD 的板子,在家没事的时候拿出来玩玩,大学的时候弄过点点 VHDL ,有点 C 语言的底子,看起来不是很难,弄的时候却大伤脑筋了。 开始当然是从 LED 流水灯开始了,自己敲了遍程序,新建工程,编译太多的警告, Pin Planer 下随便定义了一下引脚,下载程序后发现板子上除了 ...
1740 次阅读|0 个评论
关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备11013910号 | 京公网安备11010502021702
回顶部