立即注册 登录
电子工程网 新闻 新品 文章 下载 视频 工具 论坛 研讨会 空间

kswork的个人空间 https://www.eechina.com/space-uid-30834.html [收藏] [复制] [RSS]

博客

DDS算法的Verilog 实现
2011-8-15 21:30
3.1 DDS 设计要求 用 Verilog HDL 语言实现基于 DDS 技术的余弦信号发生器，其输出位宽为 16bit 。 3.2 使用 MATLAB 定点正、余弦波形数值 借助 MATLAB 生成 ROM 中的定点正、余弦波形数值，形成 .coe 文件。 1 ．利用 M ...
2305 次阅读|0 个评论
关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
返回顶部