芯易网的个人空间 https://www.eechina.com/space-uid-130189.html [收藏] [复制] [RSS]

博客

打脸!台积电10nm相当于英特尔12nm?

已有 2006 次阅读2016-7-22 13:33 |个人分类:行业资讯| FinFET, 半导体, 晶圆代工厂, 电晶体, 台积电

独得苹果A10订单的台积电正欢呼雀跃的时候,有一个巴掌重重地打了过来:此前宣布的10nmFinFET工艺,居然只相等于英特尔的十二纳米;那么,事实到底是怎么样的呢?

前不久的股东大会上,台积电CEO刘德音被美国分析师Brett Simpson(布雷特·辛普森)的一个问题难住了:Brett Simpson竟然问台积电7nmFinFET工艺比起英特尔即将量产的10nm工艺,在性能特征上的差距。

“你得去问我们的顾客,我无法为他们回答。”显然,刘德音有点尴尬。如果是几年前,这并不是问题。根据摩尔定律,7nm工艺比10nm工艺制出的电晶体缩小一半,效能、耗电等各项指标都大幅度超越;可以说,7nm工艺比10nm工艺领先一个世代。

而这位分析师的问题,是首次超越了半导体业界遵循30年的摩尔定律范畴,被称为困扰业界多年的半导体工艺“魔术数字”问题。业内人士认为,Brett Simpson在暗示,台积电还未量产的7nm和英特尔10nm工艺,属于同一世代的技术,也就是说,台积电10nm相当于英特尔12nm

对于Brett Simpson的说法,不少台积电的客户都表示认同。台积电大客户、世界最大IC设计公司高通首席技术官Matt Grob (葛罗布)指出,独吃A10处理器的16纳米工艺,是目前台积电量产的最尖端工艺,仅相当于英特尔的20纳米工艺。

Matt Grob (葛罗布)表示,半导体行业中,晶圆代工厂商的工艺数字都经过不同程度的“美化”,包括台积电、三星以及格罗方德,他们的工艺数字都经过不同程度的“优化”。 结果是让业界“非常困扰(芯易网注)。

“即使是高通内部的会议简报,都不能直接套用晶圆代工厂公告的技术数字,而必须经过换算。我们要问清楚,这个硅晶圆上到底可以放多少个逻辑电路?”Matt Grob称。

一位资深业者透露,联发科内部存在一套关于制程工艺的换算方式,从这个方式来看:台积电的16nm和英特尔的20nm相等,10nm和英特尔的12nm相仿。同理,未来台积电的7nm,可能会比英特尔要好一些。

台积电早期采用的16nm FinFET工艺,原计划是跟英特尔一样成为20nm FinFET。因为其16nm工艺的电晶体最小线宽(half-pitch),与前一代量产的20nm 电晶体工艺差不多,只不过是换上全新的FinFET电晶体。

可以说,整个半导体行业的晶圆代工厂基本是跟着因特尔的脚步。引发现在这种一个工艺,各自表述“混乱”场面的始作俑者是三星,时间是在之前的23年前,当时整个产业导入全新的鳍式场效应晶体管(FinFET)。

一位前台积高阶主管透露,同样的(20nm)工艺,三星已抢先命名为“14纳米”,如果台积电还用20nm命名,肯定很吃亏。“我们至少有点良心,不敢像三星那样随便命名”这位前台积高层无奈称。

命名习惯被打乱之后,让外行人很难搞懂,英特尔、台积电、三星这半导体三雄的技术,哪个更先进一点?例如,英特尔原先预计在第三季度发布的10纳米工艺处理器,却在不久前宣布延后至明年。因此,量产时间也将落后于台积电量产的“10nm”工艺。

当台积电发布10nm FinFET工艺时,业内人士大都明白,彼“10nm”不等于此“10nm”,目前,台积电在技术上仍落后英特尔(至少)一个技术世代。不过,台积电正在缩小和英特尔的技术差距,“我们认为这些差距正在缩小,而且还会持续缩小。”高通首席营运官戴瑞克说道。


路过

鸡蛋

鲜花

握手

雷人

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 立即注册

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
返回顶部