|
|
关键词：
cadence , 解决 , 请教 , 元件 , 原理
本帖最后由 changyongid 于 2009-8-4 23:37 编辑
大家好,我在用cadence建立元件库,画cpu的时候遇到了一个问题..
如图....是在画cpu的第三部分时出现的..
那几个引脚的名字都相同...不知道这个时候该怎么处理.
---------------
解决:如二楼riverpeak版主所说,这里是命名冲突了....可以定义成不同的名字...
另,用capture cis的话电源地脚可以同名，但要设置为POWER属性.这里我把它们的属性都设置为power,就没有出现报警错误了...
==================================================
问题:
在放置网络标号的时候..分为单页面标号和多页面标号是吧??
那我们在开始画原理图的时候,不知道以后这个连接点的标号是在同一个页面还是不同页面,这个时候怎么办?
-----------
先放单页的最后提示你哪些和下页没有链接的信号，你再放连页的.
比如这里cpu与rom ram的引脚链接较多,可以把它们画在一个页面里,这样就可以不放跨页的标号了.
注:总线要放置port
(其实这一点我还没有完全弄懂,因为现在还没有一个全面的认识,等原理图画到后面,遇到问题来再理解一下)
这些个问题和答案放在这里记录一下,也许我认识的不全面,贴在这里给像我一样初画原理图的人一个借鉴.
|
|
发表于 2009-8-4 20:45:01
楼主
