欢迎访问电子工程网!   登录 | 免费注册 ]   

yd2763132的个人空间 http://www.eechina.com/space-uid-36266.html [收藏] [复制] [分享] [RSS]

博客

硬件常识杂集

已有 549 次阅读2011-5-14 18:28 |个人分类:硬件| 关键词:

三极管的基极下拉电阻的作用讨论
2)我所知道的有两个作用:
1.IC刚刚上电时本身也不稳定,会有pulse产生,一般会根据pulse的峰值来设计一个分压电路,避
免无动作
2.当三极管开关作用时,ON和OFF时间越短越好,为了防止在OFF时,因晶体管中的残留电荷引起的时间滞后,在B,E之间
加一个R起到放电作用.
3)三极管基级加电阻主要是为了设置一个偏置电压,这样就不会出现信号的失真,而且还是为了防止输入电流过大,
加个电阻可以分一部分电流,这样就不会让大电流直接流入三极管而损坏其.至于为了放电,一般是在MOS管中才
用,三极管这个问题不大.MOS管如果不加此电阻,的确会产生楼上那位哥们说的问题.起到放电作用,不然逻辑
就错乱了.
4)如果三极管不接下拉电阻,就不能设定偏制电压,这样会产生输入信号的交越失真,并且输入电流过大的时候会导
致大电流直接流入三极管而损坏其.三极管我们分析的时候有时候总是认为它的内部是有二极管的效应的,但这样是
错误的认识,应该更正.而MOS管同样需要一个偏制电压,而下拉电阻可以起到这样的作用,我们一般称之为GA
TE偏制.由于MOS管内部的三个级是彼此绝缘的,所以自然会有电容效应在,当信号消失的时候内部的等效电容
可以通过下拉电阻进行放电.而且也是必须的,否则会逻辑出错.]最典型的三极管教科书电流就是一个分压电路后
接一个射级跟随器了.分析这个电路就完全可以理解三极管的工作原理了
接下拉电阻时还要注意:
1 下拉电阻阻值不能太大,不然会导致流入基级的电流太小.
2 如果是高速开关信号,尽量在下拉电阻上并连一个电容以提高高速性能
并联一个1M的电阻到晶振旁的作用
这个电阻是为了使本来为逻辑反相器的器件工作在线性区, 以获得增益, 在饱和区是没有增益的, 而没有增益是无法
振荡的. 如果用芯片中的反相器来作振荡, 必须外接这个电阻, 对于CMOS而言可以是1M以上, 对于TTL则比较复杂,
视不同类型(S,LS...)而定. 如果是芯片指定的晶振引脚, 如在某些微处理器中, 常常可以不加, 因为芯片内部已经
制作了, 要仔细阅读DATA SHEET的有关说明.
以太网口的EFI电容是起什么作用?
1. 防静电说法,我分析了一下,当地上有ESD的时候,如果 没有这个高压电容,他会直接串到RJ45端的 RX TX上,
这样就不妙了,事实上 这个电容对ESD的效果是不言而喻的,ESD是NS级的。
2. 防雷说,当RJ45上的45 78端子上 有过压的时候,如果是普通电容,75OHM 和电容都可能爆掉,用了高压电容,
就好了。
ESD与一般电压保护的压敏电阻的区别
  现在仍然有很多电子工程师对静电的产生及防护了解不够,往往把静电阻抗器(ESD)和用于一般电压保护的压
敏电阻(EMD)混为一谈。下面就简单介绍一下压敏电阻。
  压敏电阻是一种无极性过电压保护元件,无论是交流电路或直流电路,只需将压敏电阻器与被保护电器设备或元
器件并联即可达到保护设备的目的。压敏电阻的缺点是易老化和电容较高,老化是指压敏电阻内的二极管元件被击穿
。由于大多数情况下P-N结过载时会造成短路,依其负载的频繁程度,压敏电阻开始吸引泄漏电流,泄漏电流会在
敏感的测试电路中引起测量数据误差,同时,特别是在额定电压高的电路中,会造成强烈发热。
  压敏电阻的电容高(最低都在100μf以上),使它在很多情况下不能在信号传输线路中使用。电容和导线电感形
成一个低通电路,会使信号极大地衰减。但频率大约在30kHz以下的衰减可以忽略不计。但是对于要求通过USB
端口与计算机连接的大多数码产品来说,一旦连接端口的电容值大于5pf时,往往会引起数据传输出错或失败。
  电子消费类、数码产品中专门的静电阻抗器ESD(静电保护元件):电压范围为〈24V,极间电容有〈2.5pf的,
响应速度小于1ns,极低的漏电流,封装主要为0603和0402。工作原理是:在电器正常工作过程中,ESD只是表现为容
值极低的(一般〈5pf)容抗特性,不会对正常的电器特性产生影响,且不会影响到电子产品的信号及数据传输;当器件
两端的过电压达到预定的崩溃电压时,迅速(纳秒级)做出反应,以几何级数的量放大极间漏电流通过,从而达到吸
收、减弱静电对电路特性的干扰和影响。同时,由于ESD静电阻抗器的构成材质的特殊性,ESD往往都是通过对静电进
行吸收和耗散,亦即表现为一个充放电的过程,来达到对设备进行静电防护,所以设备中的ESD静电阻抗器都不易老
化损坏。
  由于国外进口电子产品时均要求通过静电测试,这就要求我们设计产品时应充分考虑ESD问题,在硬件的设计上
应该注意的有以下几个方面的问题:首先,静电会通过两种渠道在传播,一种是感应的空气放电,另外一种是传导;
感应的空气放电主要防护措施是屏蔽,主要考虑结构等方面的问题;传导的防护主要是吸收,我们只要在需要保护的
端口前增加ESD即可;其次,在我们增加保护器件ESD时,尽量远离受保护的端口而尽量靠近静电到入口;在次,在设
计PCB时经过ESD期间的线路,尽量产生锐角;最后,应该重点考虑受保护器件的地线走向问题,是否也是全部纳入受
保护的范畴,否则在做静电反向脉冲测试时,无法达到正向脉冲的等级。
压敏电阻
压敏电阻有什么用?压敏电阻的最大特点是当加在它上面的电压低于它的阀值"UN"时,流过它的电流极小,相当于一
只关死的阀门,当电压超过UN时,流过它的电流激增,相当于阀门打开。利用这一功能,可以抑制电路中经常出现的
异常过电压,保护电路免受过电压的损害。
[编辑本段]3、压敏电阻的应用类型
  不同的使用场合,应用压敏电阻的目的,作用在压敏电阻上的电压/电流应力并不相同,
  因而对压敏电阻的要求也不相同,注意区分这种差异,对于正确使用是十分重要的。
  根据使用目的的不同,可将压敏电阻区分为两大类:①保护用压敏电阻,②电路功能用压敏电阻。
  3.1保护用压敏电阻
  (1) 区分电源保护用,还是信号线,数据线保护用压敏电阻器,它们要满足不同的技术标准的要求。
  (2) 根据施加在压敏电阻上的连续工作电压的不同,可将跨电源线用压敏电阻器区分为交流用或直流用两种类
型,压敏电阻在这两种电压应力下的老化特性表现不同。
  (3) 根据压敏电阻承受的异常过电压特性的不同,可将压敏电阻区分为浪涌抑制型,高功率型和高能型这三种
类型。
  ★浪涌抑制型:是指用于抑制雷电过电压和操作过电压等瞬态过电压的压敏电阻器,这种瞬态过电压的出现是随
机的,非周期的,电流电压的峰值可能很大。绝大多数压敏电阻器都属于这一类。
  ★高功率型:是指用于吸收周期出现的连续脉冲群的压敏电阻器,例如并接在开关电源变换器上的压敏电阻,这
里冲击电压周期出现,且周期可知,能量值一般可以计算出来,电压的峰值并不大,但因出现频率高,其平均功率相
当大。
  ★高能型:指用于吸收发电机励磁线圈,起重电磁铁线圈等大型电感线圈中的磁能的压敏电压器,对这类应用,
主要技术指标是能量吸收能力。
  压敏电阻器的保护功能,绝大多数应用场合下,是可以多次反复作用的,但有时也将它做成电流保险丝那样的"
一次性"保护器件。例如并接在某些电流互感器负载上的带短路接点压敏电阻。
  3.2电路功能用压敏电阻
  压敏电阻主要应用于瞬态过电压保护,但是它的类似于半导体稳压管的伏安特性,还使它具有多种电路元件功能
,例如可用作:
  (1)直流高压小电流稳压元件,其稳定电压可高达数千伏以上,这是硅稳压管无法达到的。
  (2)电压波动检测元件。
  (3)直流电瓶移位元件。
  (4)均压元件。
  (5)荧光启动元件
瞬态抑制二极管,是雪崩二极管(稳压管)的变种!其特性就是在额定工作区电流很小!超压后电流巨增!
瞬态抑制二极管与稳压二极管的区别是前者工作在截止区!后者工作在导通区!
而压敏电组则是由两端易熔导体内夹层电阻膜构成!
常态下它是定值电阻!电压高电流过大时薄膜会击穿烧熔两端易熔导体!
以短路或断路来保护电路其它元件!
上拉电阻:
1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),
这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
2、OC门电路必须加上拉电阻,才能使用。
3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降
低输入阻抗,提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰
能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。
2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。
3、对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑
以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理
对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个
因素:
1. 驱动能力与功耗的平衡。以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,
设计是应注意两者之间的均衡。
2. 下级电路的驱动需求。同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以
能够向下级电路提供足够的电流。
3. 高低电平的设定。不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电
平。以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平
门槛之下。
4. 频率特性。以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成
RC延迟,电阻越大,延迟越大。上拉电阻的设定应考虑电路在这方面的需求。
下拉电阻的设定的原则和上拉电阻是一样的。
OC门输出高电平时是一个高阻态,其上拉电流要由上拉电阻来提供,设输入端每端口不大于100uA,设输出
口驱动电流约500uA,标准工作电压是5V,输入口的高低电平门限为0.8V(低于此值为低电平);2V(高电平
门限值)。
选上拉电阻时:
500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下,此为最小阻值,再小就拉不下来了。如果
输出口驱动电流较大,则阻值可减小,保证下拉时能低于0.8V即可。
当输出高电平时,忽略管子的漏电流,两输入口需200uA
200uA x15K=3V即上拉电阻压降为3V,输出口可达到2V,此阻值为最大阻值,再大就拉不到2V了。选10K可
用。COMS门的可参考74HC系列
设计时管子的漏电流不可忽略,IO口实际电流在不同电平下也是不同的,上述仅仅是原理,一句话概括为
:输出高电平时要喂饱后面的输入口,输出低电平不要把输出口喂撑了(否则多余的电流喂给了级联的输
入口,高于低电平门限值就不可靠了)               
                      
在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地。
1. 电阻作用:
l 接电组就是为了防止输入端悬空
l 减弱外部电流对芯片产生的干扰
l 保护cmos内的保护二极管,一般电流不大于10mA
l 上拉和下拉、限流
l 1. 改变电平的电位,常用在TTL-CMOS匹配
2. 在引脚悬空时有确定的状态
3.增加高电平输出时的驱动能力。
4、为OC门提供电流
l 那要看输出口驱动的是什么器件,如果该器件需要高电压的话,而输出口的输出电压又不够,就需要加
上拉电阻。
l 如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的
集电极,或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之, l 尤其用在接口电路中,为了
得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上
下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!
2、定义:
l 上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!  上拉是对器
件注入电流,下拉是输出电流 弱强只是上拉电阻的阻值不同,没有什么严格区分  对于非集电极(或漏
极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极
开路输出型电路输出电流通道。
3、为什么要使用拉电阻:
l 一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到
原状态,必须在IC外部另接一电阻。
l 数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上
拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!
l 一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出
类似与一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻,也就是说
,如果该端口正常时为高电平,C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口
平时为低电平
 
本文来自CSDN博客,转载请标明出处:http://blog.csdn.net/yd4330152763132/archive/2010/07/20/5751109.aspx

路过

鸡蛋

鲜花

握手

雷人

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 立即注册

回顶部