​

一、描述：

     客户有一台LENOVO小雅音箱需要做ESD放电测试，按照客户的要求，此款音箱的最低标准是要能接受±4KV的接触放电，和±8KV的空气放电。但是在实际的测试中我们发现，此款样机的抗静电能力为±1KV，超过此电压测试的时候就会出现样机无法被平板识别 。由于产品还在开发状态不便公布其外观，下图为示意图：

  （图一）

二、整改过程：

 （图二）

从图二中可以看出，工程师在PCB设计的时候已经将ESD元器件设计进去了，但是样机的抗静电能力还是这么差，说明ESD元器件并没有给静电提供一条更低的阻抗回路，使得静电并没有按照我们预期的路线泄放。

从图一中的结构中分析静电的泄放回路，当静电施加在转接口的时候，静电通过耦合的方式到线材上（5V,DEL,D+,D-，GND），在通过线材到PCB板上，最后通过PCB板与水平耦合板之间的分布电容泄放到耦合板上，再泄放到地。而我们整改ESD的基本思路就是改变静电的泄放路径，使得静电的泄放路径不包括敏感信号。

由分布电容的公式：C=S/d（其中S为分布电容的有效面积，d为两几板间的距离）可知，通过改变分布电容的有效面积和两几板之间的距离是可以改变分布电容的容值的，从而使得回路的阻抗更低。但是由于结构的限制，我们怎么改变电容，MCU始终都是在静电的泄放路径上，如图三中，紫色箭头为静电的泄放路径：

（图三）

根据ESD的干扰原理，我们可知ESD干扰也是一种共模干扰，并且从样机表现出来的现象分析；一种是平板这边有信号发出，样机这边接受不到，一种是平板信号没有发出来。

本文出自：http://www.asim-emc.com/