博客
全局时钟缓冲器（BUFG）和第2全局时钟资源
对于一些高扇出的信号，可以利用没有被使用的全局时钟缓冲器和第2全局时钟资源来改善设计的性能，从而提高器件的工作速度。作为逻辑器件的高性能资源的一部分，应该使其充分发挥作用。在计算Fmax的公式中，实际上我们漏掉了clock skew和clock jittter。因为这两个寄存器的时钟的相位有偏差，所以理论上最大工作频率应为：Tskew可能为正，也可能为负，所以我们通常使用BUFG来驱动时钟是为了让Tskew最小。
流水线(Pipeline)逻辑
当两个触发器之间的逻辑过于复杂，逻辑级数太多时，会对器件的工作速度造成很大影响。解决这种问题的办法是减少逻辑级数，即插入中间触发器，从而提高器件的工作速度，如图所示。这是通常提高逻辑运行速度的手段，当然要以不改变逻辑功能为前提。
更多请关注PL123-09SI：
| http://www.dzsc.com/ic-detail/9_7549.html |
全部作者的其他最新博客
- • 集成稳压器应用技术
- • 浅谈传感器中的环境传感器
- • 微控制器的开发方案
- • 三极管,三极管是什么意思
- • 稳压器基本知识全了解
- • 什么是模拟集成电路_集成电路